• ETRI Journal
• /
• 제13권3호
• /
• pp.14-24
• /
• 1991

본 논문에서는 디지틀 무선통신에 보편적으로 사용되는 FSK계열의 변복조 방식에 있어 기존의 다른 방식에 비해 보다 향상된 잡음배제 능력을 갖는 hysteresis 특성의 crosscounting 복조방식을 제안하며, 제안한 복조방식의 오율을 가우시안 잡음이 부가된 환경하에서 해석한다. 또한 그 결과와 실험식에 의한 시뮬레이션 결과간의 상호비교를 행하고,H/W 의 구현 및 실험을 통하여 타당성을 입증한다.

• 한국통신학회논문지
• /
• 제28권10C호
• /
• pp.995-1006
• /
• 2003

무선 통신 시스템은 전자파 신호의 전파 특성과 주위 환경/장애물에 의해 다중 경로 페이딩을 겪게 되어 수신 신호의 급격한 전력 감쇄가 생길 수 있음은 잘 알려져 있는 사실이다. 한편으로 송신기에서 생성된 하나의 동일한 송신 신호가 여러 경로를 통해서 해당 수신기에 도달하므로 이점을 적극적으로 활용하면 데이터 수신 성능을 향상 시킬 수 있는데 이것의 한가지 방법이 레이크 신호처리 기법이다. 본 연구는 PN (pseudo noise) 수열을 사용하여 주파수대역 확산을 구현하는 무선통신 수신기에서 레이크 신호처리 기법에 대해서 연구하였다. 기존의 고정 PN 레이크 복조기는 다중 경로 페이딩 채널의 임펄스 응답 계수의 공액 복소수 값을 계수로 하는 유한 길이 디지털 필터에 의해 수신 신호론 처리한 후, PN 복조 과정을 거쳐 데이터 신호를 재생하게 된다. 본 연구에서는 기존의 PN 복조 과정을 대체하는 최적 복조기의 개념 및 적응 설계 기법을 제안하였다. 제안된 최적 레이크 복조기에 대해 이론적인 성능 분석을 수행하였으며, 컴퓨터 모의 실험을 통해 유도된 결과들의 타당성을 검증하였다. 결과로 새로운 최적 레이크 신호처리기법을 통해 기존의 고정 PN 레이크 복조기에 비해 심볼평균제곱오차가 10dB 이상의 월등한 성능 향상이 가능함을 보였다. 또한 다중 경로 신호의 결합과 PN 복조를 동시에 한 복조 심볼 구간 안에서 수행하는 통합 복조기에 비해서도 약 10 dB 정도의 성능 향상이 있었다. 그리고 최적 레이크 복조기의 심볼평균제곱오차가 이론적인 한계치인 백색잡음 채널에서 QPSK 복조기의 심볼평균제곱오차에 매우 근접함을 보였다.

• 한국산업정보학회논문지
• /
• 제8권1호
• /
• pp.83-91
• /
• 2003

본 논문에서는 QPSK 방식을 채용하는 고속 무선 전송 시스템에 적용될 수 있는 all-digital QPSK 복조기에 대해서, 복조기에 소요되는 알고리즘들을 고찰하고 이를 구현하기 위한 H/W구조에 대해서 언급한다. All-digital QPSK 복조기를 구현하기 위해서, 비트 동기를 포착하는 심볼 동기부와 반송파 동기를 포착하는 반송파 동기부가 구현되어야 하는데, 심볼 동기부로는 Gardner 알고리즘을, 반송파 동기부로는 빠른 반송파 포착을 위한 Decision-Directed 동기화 알고리즘을 적용하여 설계, 구현하였다. 설계한 QPSK 복조기를 Altera사의 Design Compiler를 이용하여 CPLD-EPF10K100GC 503-4 칩에 합성해 본 결과 약 2.6 Mbps의 전송속도까지 복조가능하였다. Speed grade 1인 CPLD칩에서 구현하면 5배 정도 고속화가 가능하고, 설계된 all-digital QPSK 복조기를 ASIC으로 구현할 경우 CPLD 속도의 5∼6배 이상 고속화가 가능하므로 약 50 Mbps급 all-digital QPSK 복조가 가능하다.

• 한국통신학회논문지
• /
• 제15권6호
• /
• pp.494-505
• /
• 1990

본 논문에서는 한 개의 탄성표면파 콘벌버를 사용한 직접 시퀀스 대역 확산 통신시스템에서의 DPSK 복조기를 제작, 실험을 하고, 이론적인 고찰을 하였따. 제작한 DPSK 복조 시스템은 SSMA를 위하여 각 데이터 마다 다른 코드로 대역 확산시켰으며, 코드 칩은 PSK로 변조하였다. 본 논문에서 제안한 복조 시스템의 출력은 시뮬레이션 파형과 같음을 확인하였으며, 이론적인 고찰 결과 두개의 콘벌버를 사용한 CSK 복조 시스템과 같은 성능을 보였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2004년도 정기총회 및 학술대회
• /
• pp.169-174
• /
• 2004

이 논문에 서 는 DVB-S2 BC(Backward Compatibility) 모드에서 복조방식 에 따른 수신성 능을 분석하였다. 송신기는 DVB-S(HP)와 DVB-S2(LP) 스트림을 계층적 비대칭 8-PSK로 변조시킨 신호를 전송하며, 수신기는 계층적 변조 신호를 복조하기 위하여 LSB 에서 MSB순으로 복조하는 방식과 사분면 추정지수와 LLR 계산기를 이용한 계층적 복조방식을 적용할 수 있다. 이 논문은 두 복조방식에 대한 성능분석을 AWGN 및 비선형 채널에서 통계적 분석과 모의실험을 통하여 수행하였다.

• 한국통신학회논문지
• /
• 제18권4호
• /
• pp.591-601
• /
• 1993

본 논문에서는 기존 차동 복조기의 k개의 연속적인 출력과 k비트 지연된 차동 복조기 출력간의 관계를 MSK 및 GMSK 시스팀에 대하여 고찰하였다. MSK 및 GMSK 의 신호에 대한 k비트 지연 회로를 사용한, k차 복조기의 출력은 기존 차동 복조기의 k개의 연속적인 출력의 곱이다. 이를 수학적인 과정을 통하여 증명하였으며 이러한 관계를 이용하여 Makrakis가 제시한 2비트 지연기를 사용하여 성능을 개선시킬 수 있는 수신기구조를 임의의 비트 지연기를 사용할 수 있는 수신기 구조를 일반화시켰다. 제안된 방식의 오율 성능을 컴퓨터 시뮬레이션을 행하였으며 성능 개선이 됨을 알 수 있었다.

• 한국정보통신학회논문지
• /
• 제8권2호
• /
• pp.281-288
• /
• 2004

본 논문에서는 저속 페이딩 환경 하에서 다중 심볼 차동 복조기의 다이버시티 수신 방법에 대하여 연구한다. MSDD(Multiple Symbol Differential Detection)를 이용하여 다이버시티 수신을 할 경우 복조 블럭의 길이를 크게 할수록 차동 부호화된 MPSK의 Maxim -Ratio-Combining(MRC) 다이버시티 수신기 성능에 수렴하지만 복잡도가 지수적으로 증가하여 현실적으로 구현이 불가능하다. 본 논문에서는 MSDD 수신기에 입력하기 전에 수신 신호들을 정렬 시켜서 결합하는 pre-combining 방식을 제안하였다. 여기서 제안된 pre-combined MSDD 다이버시티 수신기는 준최적 수신기로서 수신기의 복잡도가 복조 블록의 길이에 선형적으로 증가하는 효율적인 MSDD 복조를 가능케 한다. 따라서 고속의 버스트 모뎀과 같이 동기 복조의 어려움이 있을 경우, 채널에 대한 정보에 의존치 않고도 다이버시티 수신을 할 수 있으며 기존의 차동 복조 방식에 비하여 큰 성능 향상을 보여준다.

• 한국전자파학회논문지
• /
• 제20권8호
• /
• pp.770-776
• /
• 2009

본 논문에서는 일반적인 six-port 수신기의 한 구성 성분인 BPSK 수신기와 반사형 위상 천이기를 이용하여 QPSK 신호를 복조하는 방법을 제안, 검증하고자 한다. 기존의 일반적인 곱셈 혼합 방식이나 덧셈 혼합 방식의 I/Q 복조기는 혼합기부터 parallel-to-serial 변환기까지 I/Q 경로가 분리되어 있다. 본 논문에서는 I/Q baseband 신호 경로의 분리가 없는 새로운 I/Q 복조기를 제안한다. 이는 일반적인 수신기에 비하여 baseband 경로의 회로 크기와 전력 소모를 반으로 줄일 수 있는 장점이 있다. 또한, 데이터 복조 후 parallel-to-serial 변환기가 사용될 필요가 없다. 설계된 복조기 모듈은 L-band 반송파 주파수의 데이터 율 20 Mbps까지의 QPSK 변조 신호를 성공적으로 복조하였다.

• 한국통신학회논문지
• /
• 제19권8호
• /
• pp.1518-1527
• /
• 1994

본 논문에서는 배전선을 통하여 전송된 BPSK 신호를 마이크로프로세서를 이용하여 복조하는 알고리즘을 개발하고 구현하였다. 배전선 BPSK 복조를 마이크로프로세서를 실현하기 위해서는 무엇보다 배전선을 통하여 수신된 BPSK 신호를 2진 신호로 바꿔주어야 한다. 그러므로, 본 논문에서는 먼저 전송된 BPSK 신호를 2진 신호로 바꿔주는 하드웨어를 설계하였다. 그런 다음 반송파의 주파수가 피변조 2진 신호 주파수의 우수배이면 변조점이 피변조 2진 신호의 상승에지(rising edge)와 하강에지(falling edge)에서 각각 다른 방향으로 나타난다는 사실과 배전선으로부터 수신된 BPSK 신호를 여과하고, 증폭하고, 크리핑하고, 정형하는 과정을 조절하면 변조점에서의 2진 신호 길이가 다른 점에서의 2진 신호 길이의 2배로 된다는 것에 착안하여 배전선 BPSK 신호를 복조하는 알고리즘을 개발하고, 이 알고리즘에 의한 마이크로프로세서 복조시스템을 실제로 구현하였다. 구현된 이 복조시스템은 실제의 배전선 복조에서 비트오류율(bit error rate)이 0.02% 이하이었다.

• 한국전자파학회논문지
• /
• 제14권12호
• /
• pp.1248-1255
• /
• 2003

본 논문에서는 QPSK 방식을 채용하는 고속 무선 전송 시스템에 적용될 수 있는 Zero-Crossing IF-level QPSK 복조기에 대해서, 복조기에 소요되는 알고리즘들을 고찰하고 이를 구현하기 위한 H/W구조에 대해서 언급한다. Zero-Crossing IF-level QPSK 복조기를 구현하기 위해서, 비트 동기를 포착하는 심볼 동기부와 반송파 동기를 포착하는 반송파 동기부가 구현되어야 하는데, 심볼 동기부로는 Gardner 알고리즘을, 반송파 동기부로는 빠른 반송파 포착을 위한 Decision-Directed 동기화 알고리즘을 적용하여 설계, 구현하였다. 설계한 QPSK복조기를 Altera 사의 Design Compiler를 이용하여 CPLD-FLEX10K 칩에 합성해 본 결과 약 2.6 Mbps의 전송속도까지 복조 가능하였다. 설계된 Zero-Crossing IF-level QPSK 복조기를 ASIC으로 구현할 경우 CPLD속도의 5∼6 이상 고속화가 가능하므로 약 10 Mbps급 Zero-Crossing IF-level QPSK 복조가 가능하다.