• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 전력전자학술대회 논문집
• /
• pp.83-84
• /
• 2015

본 논문에서는 무효전력 오차를 야기하는 유도성-저항성 복합성의 불평형 임피던스 선로 하에서 가상 인덕터와 가상 저항을 사용한 드룹 제어 기반의 병렬형 인버터 시스템에 관해 다루고 있다. 여기서 무효 전력 분담 에러는 각 선로 임피던스의 전압 강하를 고려함에 따라 개선 가능하다. 그러나 병렬형 인버터 시스템이 고전류, 고용량일 경우 지령 출력 전압 크기는 정격 전압 크기에 미치지 못하게 되며 이는 가상 인덕터 및 저항값과 출력 전류의 곱을 통한 가상 임피던스의 전압강하 산출법에 기인한다. 이러한 이유로 본 논문에서는 기존의 드룹 방식에 선로 임피던스 전압 강하 뿐만 아니라 가상 임피던스의 전압 강하도 추가되었고 이를 통해 병렬형 인버터의 전압 출력이 정격 출력값의 범위 안에서 구동하도록 하였다. 가상 인덕터와 가상 저항의 적용법에 대한 비교에 기반을 둔 제안된 드룹 방식은 PSIM 시뮬레이션을 통해 검증되었다.

• 한국항행학회논문지
• /
• 제14권6호
• /
• pp.984-989
• /
• 2010

본 논문에서는 초소형 정밀 마이크로 흐름센서를 설계하기 위해 Java 멀티스레드를 이용한 병렬 프로그래밍 기법을 도입하여 센서 모듈의 성능 분석과 개선이 가능한 병렬처리형 설계 툴을 개발하였다. 연산에 따른 기본 성능을 측정하기 위하여 열운송 방정식에 지배되는 포텐셜 문제를 두 개의 실험모델로 나누어 실험을 수행하였다. 시뮬레이션 결과 네트워크 PC의 수를 증가시키면 이와 비례하는 속도향상 특성이 나타났다. 따라서 본 연구에서 제안하는 병렬화 방안은 대규모 연산모델에도 적용 가능함을 확인하였다.

• 한국시뮬레이션학회논문지
• /
• 제4권2호
• /
• pp.79-92
• /
• 1995

In this paper we present an efficient parallel simulation algorithm in recursive feedforward network(RFN) which can reduce the simulation delay while decreasing the number of null messages compared to the previous result. As a preprocessing step, we first determine the group and type of each oupput channel for the nodes using DFS(Depth First Search) algorithm, and show that the number of null messages as well as the simulation scheme. By the new scheme we decide if null messages are sent to the output channels or not according to the group to which it belongs.

• 한국시뮬레이션학회논문지
• /
• 제3권2호
• /
• pp.15-25
• /
• 1994

Efficient event evaluation and propagation techniques are proposed to enhance the advancement of simulation clocks of conservative and optimistic logic simulation protocols on parallel processing environments. The first idea of the techniques proposed in this paper is to allow more than one event evaluation per simulation cycle and to pack more than one propagation event in a single message. The second idea is to use advancement windows resulted in good performance in parallelism and execution times.

• 한국신뢰성학회:학술대회논문집
• /
• 한국신뢰성학회 2000년도 추계학술대회
• /
• pp.435-440
• /
• 2000

Delay-Time 모형은 고장의 발생 전에 먼저 결점이 일어나게 되고 결점이 일어난 이후 얼마간의 시간(delay-time)이 지나고 나서 고장이 발생하게 되는 모형이다. 이러한 과정에서 delay-time내에 검사를 하여 결점을 찾아내면 고장을 예방할 수 있다. 직ㆍ병렬과 우선 순위를 고려한 대기구조를 갖는 시스템에서 정비정책을 지원하기 위한 시뮬레이션 시스템을 개발한다. 이러한 시뮬레이션 시스템은 신뢰성 기반 정비를 지원하고 Delay-Time모형을 적용하여 효과적인 검사 정책 수립과 예방정비, 정비원, 예비품등을 고려하여 다양한 환경에서 시스템을 평가하는데 적용할 수 있게 하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (3)
• /
• pp.626-628
• /
• 1999

최근 컴퓨터와 통신 기술의 비약적인 발전은 가까운 시일 내에 대규모 멀티미디어 서비스가 실현될 수 있음을 보여주고 있다. 이와 관련하여 멀티미디어 서버의 구조 및 데이터 배치에 따른 다양한 큐잉 모델과 비용 모델이 제안되어 왔으나 의존도(dependability)에 대한 연구는 미미한 실정이다. 시스템의 디자인 단계에서 시뮬레이션은 성능과 의존도 분석을 위한 중요한 실험적인 수단이며 결함 주입 실험은 시스템의 의존도를 구하기 위해 사용되어 왔다. 본 논문에서는 병렬 비디오 서버의 의존도 분석을 위해 결함 주입을 이용한 시뮬레이션 모델을 제안하여 신뢰도(reliability)와 MTTF(Mean Time To Failure)를 구한다.

• 한국시뮬레이션학회논문지
• /
• 제2권1호
• /
• pp.31-44
• /
• 1993

Zeigler's DEVS(Discrete Event Systems Specification) formalism supports formal specification of discrete event systems in a hierarchical , modular manner. Associated are hierarchical, distributed simulation algorithms, called abstract simulators, which interpret dynamics of DEVS models. This paper deals with performance evaluation of P-DEVSIM ++, a parallel simulation environment which implements the DEVS formalism and associated simulation algorithms in a parallel environment. Performance simulator has been developed and used to experiment models of parallel simulation executions in different conditions. The experimental result shows that simulation time depends on both the number of processors in the parallel system and the communication overheads among such processors.

• 한국시뮬레이션학회논문지
• /
• 제11권2호
• /
• pp.67-75
• /
• 2002

This paper proposes a parallel simulation algorithm for bounded Petri nets in a single processor, which exploits the SIMD(Single Instruction Multiple Data)-type parallelism. The proposed algorithm is based on a data packing scheme which packs multiple bytes data in a single register, thereby being manipulated simultaneously. The parallelism can reduce simulation time of bounded Petri nets in a single processor environment. The effectiveness of the algorithm is demonstrated by presenting speed-up of simulation time for two bounded Petri nets.

• 전자공학회논문지B
• /
• 제33B권6호
• /
• pp.23-33
• /
• 1996

NUMA(Non-Uniform Memory Access)구조의 공유 메모리 다중처리기 시스템에서 참조 국지성의 활용은 병렬 처리의 성능에 큰 영항을 미친다. 본 논문에서는 운영체제가 참조 국지성을 관리하는데 도움을 주기위한 개선된 하드웨어 메모리 참조 카운터를 제시한다. 제신된 참조 카운터 방식에서는 기존의 참조 카운터들과는 달리 운영체제의 페이지 복사 정책을 다양한 메모리 참조 패턴에 적응시키기 위해 카운터의 값이 동적으로 그리고 주기적으로 조정된다. 우리는 실제 병렬 응용 프로그램들을 사용한 실행 구동형 시뮬레이션을 통해 제시된 "조정가능한 지연 카운터"가 이들의 성능에 미치는 영향을 평가하였다. 이 성능평가를 통해 '조정가능한 자연 카운터"를 이용한 메모리 복사 정책이 기존의 카운터를 이용한 정책보다 나은 성능을 보인다는 것과 시뮬레이션에 사용된 대부분의 병렬 응용 프로그램에 대해 고른 성능을 나타낸다는 것을 확인하였다.

• 한국항행학회논문지
• /
• 제13권1호
• /
• pp.62-67
• /
• 2009

VLSI 설계를 위한 회로 시뮬레이션, 영상처리, 구조 공학, 항공역학 등 공학 분야에서 대형 선형시스템 방정식의 해를 구하기 위해 고성능 컴퓨터에 대한 요구가 증가되고 있다. 이런 요구를 충족하기 위해 많은 다양한 병렬처리시스템이 제안되고 제작되고 있다. 선형시스템의 특성에 따라 그 해를 구하기 위한 적절한 알고리즘이 필요하다. 선형시스템 방정식의 해를 구하기 위해 여러 가지 직접법, 반복법이 사용되고 있다. 본 연구에서는 대형 스파스 행렬 형태를 가진 선형시스템 방정식의 해를 구하기 위해 지능적인 병렬반복법을 제안하고 효율성을 시뮬레이션에 의해 증명하였다.