• 한국통신학회논문지
• /
• 제29권1A호
• /
• pp.99-106
• /
• 2004

본 논문에서는 DSSS (Direct Sequence Spread Spectrum) 수신기에서 초기동기 탐색에 사용될 수 있는 정합필터에 대해서 연구하였다. 하드웨어기술언어 (HDL)로 표현될 수 있는 단일 데이터 흐름 경로를 갖는 정합필터가 설명되었다. 필터 연산의 처리시간을 개선하기 위해 데이터의 흐름이 이중으로 표현될 수 있도록 식이 정리되고 이와 연관된 하드웨어 모델이 제시되었다. 제안된 모델은 고속 처리를 위해 병렬처리와 파이프라인을 기반으로 하고 일련의 메모리, 곱셈기, 누산기로 구성된 두 개의 데이터 흐름 경로가 평행하게 배열된 구조이다. 제안된 모델에 대해 성능을 분석하였고 단인 데이터 흐름 경로 구조의 정합필터와 비교하였다.

• 한국지능시스템학회논문지
• /
• 제10권4호
• /
• pp.315-323
• /
• 2000

본 논문에서는 생명창발과 진화에 기반한 신경망 구성방법을 제안한다. 이 방법은 생뭉의 DNA 구조의 특성과 식물의 생장에 기반을 둔 방법이다. 본 논문에서 제안한 방법은 DNA 코딩 방법과 L-system의 생장 구칙을 이용하여 신경망을 구성하는 방법이닫. L-system은 병렬적인 제조합 규칙을 이용하여, DNA 코딩 방법은 표현의 제약이 없는 표기법이다. 또한 진화 알고리듬은 다윈의 자연도태를 모방한 탐색법으로 다양한 해공간의 표현과 높은 효율로 탐색이 가능하다. 본 논문에서는 이러한 방법들을 이용햐 신경망을 구성하고, 신경망의 Mackey-Glass, Sunspot, KOSPI 같은 시계열 예측분제에 적용하여 유효성을 입증하고자 한다.

• 방송공학회논문지
• /
• 제18권5호
• /
• pp.669-679
• /
• 2013

본 논문에서는 실시간으로 스테레오 정합을 수행하기 위한 VLSI(Very Large Scale Integrated Circuit)구조를 제안한다. 스테레오 정합의 연산을 분석하여 중간 연산 결과를 재사용하여 연산량과 메모리 접근수를 최소화한다. 이러한 동작을 수행할 수 있는 스테레오 정합 연산 셀의 구조를 제안하고, 이를 병렬적으로 확장하여 탐색 범위 내의 모든 비용함수를 동시에 연산할 수 있는 하드웨어의 구조를 제안한다. 이러한 하드웨어 구조를 확장하여 2차원 영역에 대한 비용함수를 연산할 수 있는 하드웨어의 구조와 동작을 제안한다. 구현한 하드웨어는 FPGA(Field Programmable Gate Array) 환경에서 최소 250Mhz의 클록 주파수에서 동작이 가능하고, 64화소의 탐색범위를 적용한 경우에 $640{\times}480$ 스테레오 영상을 약 805fps의 성능으로 처리할 수 있다.

• 한국통신학회논문지
• /
• 제24권7A호
• /
• pp.1080-1089
• /
• 1999

병렬 연쇄 컨볼루션 부호 및 직렬 연쇄 컨볼루션 부호의 ML 연판정 복호에 대한 비트오율확률의 상한치는 가중치 열거함수(Weight Enumerating Function; WEF)를 통해서 구할 수 있으며, 이 상한치는 반복 택 알고리듬과 양방향 탐색 알고리듬을 혼합한 새로운 오류사건 탐색 알고복호를 통해 얻을 수 있는 비트오류확률의 하한치가 된다. 본 논문에서는 스리듬을 제안하고, 얻어진 오류사건을 이용하여 WEF를 계산하는 알고리듬을 제안한다. 컴퓨터 시뮬레이션을 통해, 반복복호를 통해 얻을 수 있는 비트오류확률의 하한치가 됨을 확인하였다.

• 대한전자공학회논문지SP
• /
• 제49권1호
• /
• pp.119-127
• /
• 2012

본 논문은 밀리미터파 탐색기 신호처리장치의 개발 및 시험에 대하여 기술한다. 지대공미사일은 표적의 종류 및 상황에 따라 다양한 송신파형이 요구되기 때문에 유연성을 고려한 하드웨어, 소프트웨어 설계를 하였다. 본 신호처리장치는 ADC, FPGA, DSP 및 기타 소자들로 구성된다. FPGA는 DSP에 연동 인터페이스를 제공하고, 중간주파수 신호를 기저대역신호로 변환한다. DSP는 신호처리, 표적정보계산 및 장치제어를 수행한다. 각 부품은 하드웨어적으로 직렬로 연결되며, 다양한 송신파형에 대한 신호처리 알고리즘은 병렬로 연결되어있다.

• 한국산학기술학회논문지
• /
• 제10권7호
• /
• pp.1702-1710
• /
• 2009

본 논문은 rework 발생확률을 고려하는 병렬기계 스케줄링 문제를 위해 문제공간기반 탐색 알고리즘을 제안한다. 각 기계와 작업유형별로 rework 발생확률이 존재하며 이것은 자동화된 공정에서 과거데이터로부터 산출가능하다. 스케줄링 문제의 데이터 벡터 (가공시간, 납기, 셋업시간, rework확률)를 교란시킴으로써 이웃해를 생성하고 이로부터 도출된 해는 EDDR이라는 효과적인 휴리스틱을 이용하여 평가한다. 제안된 알고리즘은 납기지연의 최대값과 rewok 발생 작업수로 평가함으로써 제품의 품질과 납기수준을 동시에 고려할 수 있도록 한다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제5권2호
• /
• pp.223-235
• /
• 1999

본 논문에서는 HDTV 데이터를 입출력할 수 있는 고속 실시간 데이터 저장 시스템을 제안한다. 이 시스템은 ⅰ) 방대한 크기를 HDTV 데이터를 고속으로 입출력할 수 있어야 한다. ⅱ)데이타를 연속적으로 입출력할 수 있는 것 외에 데이터를 비선형적으로 랜덤하게 억세스 할 수 있어야 한다. ⅲ)실시간으로 데이터를 재생하기 위해 일정하게 주어진 시스템 입출력 속도를 항상 만족할수 있어야 한다. 이러한 조건을 만족시키기 위해서 여러 개의 하드디스크를 병렬로 연결하고 데이터들을 각각의 하드디스크에 나누어 저장하였다. 하드디스크의 입출력 성능은 하드디스크 아암의 탐색 동작에 의해 크게 좌우되므로 탐색 동작을 효과적으로 제어할 수 있는 방법이 설계되었다. 제안된 시스템은 주제어부, 데이터 분배부, 종제어부로 나뉘며 각각의 하드디스크는 독립도니 종제어부에 의해 제어된다. 제안된 시스템이 주어진 요구사항을 만족하는지를 확인하기 위하여, 제안된 시스템을 DEVS 형식론을 이용하여 구현하고 시뮬레이션 하였다. DEVS 형식론은 이산사건 시스템을 계층적이고 모듈화된 형태로 기술한다. 시뮬레이션 과정에서 발생된 사건들을 분석하였다. 그 결과 제안된 시스템이 주어진 요구사항을 잘 만족함을 보았다.

• 한국컴퓨터정보학회논문지
• /
• 제19권9호
• /
• pp.21-31
• /
• 2014

특이치 분해는 다양한 분야의 데이터 집단에서 고유한 특성을 찾는 특징 추출 분야에 많이 활용되고 있다. 하지만 특이치 분해의 복잡 행렬 연산은 많은 연산 시간을 요구한다. 본 논문에서는 특이치 분해의 대표적인 알고리즘인 one-sided block Jacobi를 고속 처리하기 위해 2차원 멀티코어 시스템을 이용하여 효율적으로 병렬 구현하고 성능을 향상시킨다. 또한, one-sided block Jacobi 알고리즘의 다양한 행렬 ($128{\times}128$, $64{\times}64$, $32{\times}32$, $16{\times}16$)을 서로 다른 2차원 PE 구조에 구현하고 성능 및 에너지를 분석함으로써 각 행렬에 대한 최적의 멀티코어 구조를 탐색한다. 더불어 동일한 행렬의 one-sided block Jacobi 알고리즘에 대해 선택된 멀티코어 구조와 상용 고성능 그래픽스 프로세싱 유닛 (GPU)과의 성능 비교를 통해 제안한 2차원 멀티코어 방법의 잠재 가능성을 확인한다.

• 정보보호학회논문지
• /
• 제26권2호
• /
• pp.377-386
• /
• 2016

악성코드의 수가 기하급수적으로 증가함에 따라 악성코드의 행위를 고속으로 분석하는 기술이 절실히 요구되고 있다. 또한, 정적 분석을 방해하는 실행압축과 가상화 같은 지능화된 코드 난독화 기법이 대부분의 악성코드에 적용되어 악성코드 동적 분석에 관한 연구가 다양하게 진행되고 있다. 그러나 동적 분석은 조건에 따라 다른 행위를 하는 악성코드를 분석하는 데 어려움이 있으며, 이를 해결하기 위한 기존의 연구들은 분석 속도가 느리거나 분석환경을 준비하는 데 많은 자원을 소모하는 문제를 가지고 있다. 본 논문은 단일 분석환경에서 악성코드의 다중실행경로를 고속으로 탐색하는 방법을 제안한다. 제안한 방법은 다중실행경로 분석이 병렬적으로 실행되도록 파이프라인화 하였고, 실험을 통해 2-코어 환경에서 29%, 4-코어 환경에서 70%의 성능향상과 지연노드에 영향 받지 않는 고속탐색이 가능함을 보였다.

• 대한전자공학회논문지TC
• /
• 제46권11호
• /
• pp.32-39
• /
• 2009

본 논문에서 제안한 적응형 탐색 채널추정 알고리듬은 간섭신호와 유사한 기준신호를 정하기 위해 LMS 알고리듬을 수행하기 전에 병렬의 컨볼루션 연산을 수행한다. 컨볼루션 연산을 통해 출력된 신호는 채널의 지연시간과 진폭특성을 가지고 있어 간섭신호와 유사한 특성을 가진다. 또한 LMS 알고리듬 수행에 있어서 탭 계수를 갱신할 때 사용하는 추정간격 값을 고정된 값이 아닌 기울기의 부호에 따라 가변적인 값을 갖도록 하였다. 제안된 알고리듬의 성능평가는 이동통신환경과 유사한 Jake's 모델의 Rayliegh 다중경로 채널환경에서 실험하였다. 모의실험결과 기존 LMS 알고리듬은 데이터 110개를 반복 수행함으로써 약 -40 dB의 제곱오차수렴을 보였고 제안한 적응형 탐색 채널추정 알고리듬은 데이터 120개를 반복 수행함으로써 약 -80 dB의 제곱오차수렴을 보였다. 데이터의 반복연산에 따른 수렴속도는 다소 증가하였으나 오차정확도는 약 40 dB의 우수한 개선특성을 보였다.