• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 한국컴퓨터종합학술대회 논문집 Vol.32 No.1 (A)
• /
• pp.304-306
• /
• 2005

CGI 프로그래밍 기법이후에 동적 웹 페이지 기술은 CGI 프로그래밍 기법을 개선하기 위해 활발히 연구되었고, 그 결과 Fast-CGI, 서버 사이드 스크립트 그리고 확장 서버 사이드 스크립트 기법이 제안되었다. 본 논문에서는 이러한 동적 웹 페이지 기술을 고찰함과 동시에 벤치마크 테스트를 통해 확장된 서버 사이드 스크립트 기법과 서버 사이드 스크립트 기법의 성능을 비교분석하였다. 벤치마크 테스트 결과에 의하면 확장 서버 사이드 스크립트 기법이 성능과 프로그램 개발 및 유지보수 비용을 함께 고려할 때 2-계층구조와 3-계층구조에서 우수하다는 것을 알 수 있었다. 특히, 대부분의 웹 시스템이 데이터베이스에 의존하는 전형적인 3-계층구조를 따르고 있기 때문에 웹 환경에서 확장 서버 사이드 스크립트 기법은 다른 기법에 비해 우수한 효율성을 나타내리라 기대된다.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권4호
• /
• pp.204-212
• /
• 2001

본 논문에서는 조합논리회로의 테스트 컴팩션을 위한 두 가지 효율적인 알고리즘을 제안한다. 제안된 알고리즘들은 각각 동적인 컴팩션 기법과 정적인 컴팩션 기법을 사용하고 있으며, 실험을 위해 기존의 ATPG시스템인 ATALANTA에 통합 구현하였다. ISCAS85와 ISCAS89(완전스캔 버전) 벤치마크 회로에 대한 실험에서 본 시스템은 기존에 발표된 다른 컴팩션 알고리즘에 비하여 보다 작은 테스트 집합을 보다 빠르게 생성하였으며, 실험 결과를 통하여 제안된 알고리즘들의 유효성을 입증할 수가 있었다.

• TTA 저널
• /
• 통권105호
• /
• pp.154-159
• /
• 2006

• 정보과학회지
• /
• 제23권3호
• /
• pp.33-38
• /
• 2005

• 한국정보과학회논문지:시스템및이론
• /
• 제28권5호
• /
• pp.259-267
• /
• 2001

칩의 집적도에 비례하여 설계검증 및 칩 제작 후의 결함점검은 갈수록 어려워지며 이러한 테스트 문제의 원초적 해결을 위하여 다양한 테스트설계 기술이 널리 개발되고 있다. 상위 수준의 테스트설계에서는 회로의 기능에 대해서는 알 수 있으나 구조에 대해서는 알 수 없고, 하위 수준의 테스트설계에서는 회로의 구조를 알 수 있으나 기능은 알 수 없다. 따라서 테스트 설계는 기능을 기술하는 상위 수준에서부터 고려되어 하위 게이트수준에서 스캔플립플롭을 선택하여야 최적화된 성능을 얻을 수 있다. 본 논문에서는 테스트용이도를 증진시키기 위해, 상위수준의 기능정보에 대해서는 테스트점을 삽입하여 제어흐름(control flow)을 변경하고, 상위 수준의 합성 후에 하위 수준에서 스캔플립플롭을 선택하여 다시 합성하는 상위.하위 수준에서 통합된 테스트 합성 기술을 제안한다. 실험결과 통합된 테스트 합성 기술이 대부분의 벤치마크 회로에서 높은 고장검출율을 보여주고 있다.

• 대한전자공학회논문지SD
• /
• 제38권4호
• /
• pp.50-50
• /
• 2001

IDDQ 테스트는 CMOS VLSI 회로에서 발생 가능한 여러 종류의 물리적 결함을 효율적으로 검출 할 수 있는 테스트 방식이다. 본 논문에서는 CMOS에서 발생 빈도가 가장 높은 합선고장을 효과적으로 검출할 수 있는 IDDQ 테스트 알고리즘을 이용하여 패턴 생성기를 개발하였다. 고려한 합선고장 모델은 회로의 레이아웃 정보에 의존하지 않으며, 내부노드 혹은 외부노드에 한정시킨 합선고장이 아닌 테스트 대상회로의 모든 노드에서 발생 가능한 단락이다. 구현된 테스트 패턴 생성기는 O(n2)의 복잡도를 갖는 합선고장과 전압 테스트 방식에 비해 상대적으로 느린 IDDQ 테스트를 위해서 새롭게 제안한 이웃 조사 알고리즘과 고장 collapsing 알고리즘을 이용하여, 빠른 고장 시뮬레이션 시간과 높은 고장 검출율을 유지하면서 적은 수의 테스트 패턴 생성이 가능하다. ISCAS 벤치마크 회로의 모의실험을 통하여 기존의 다른 방식보다 우수한 성능을 보였다.

• 터널과지하공간
• /
• 제32권2호
• /
• pp.144-159
• /
• 2022

본 연구에서는 지반의 열-수리-역학적 복합거동을 모델링하기 위한 순차적 접근법 기반의 시뮬레이터를 개발하고 적용된 연계해석 알고리즘의 계산성능을 분석하였다. 본 연구의 순차적 연계해석에서는 다공성 매질의 열 및 유체거동 분석을 위한 오픈소스 기반의 OpenGeoSys 수치코드와 역학해석을 위한 상용 소프트웨어 FLAC3D가 연동되었다. 해석해가 주어진 열-수리-역학적 복합거동 문제를 토대로 개발된 시뮬레이터에 대한 벤치마크 테스트가 수행되었다. 적용된 벤치마크 문제는 완전포화된 지반 내 점열원 작용 시 지반거동(시간에 따른 온도, 간극수압, 응력, 변형 변화)과 관계된다. 해석해와 수치해석 시뮬레이션 결과를 비교 분석하고 연계해석 시뮬레이터의 적정성을 조사하였다.

• 한국수자원학회:학술대회논문집
• /
• 한국수자원학회 2021년도 학술발표회
• /
• pp.105-105
• /
• 2021

본 연구에서는 2차원 비선형 천수모형과 수심평균된 스칼라 이송모형을 해석하는 수치모형에 대해 기술하였다. 수치모형의 정확성을 보장함과 동시에 안정성을 높이기 위해 유한체적법, 플럭스 재구성 및 minmod 제한자를 사용하였다. 비선형 천수방정식의 이송항과 바닥 경사항은 계산된 수심의 양수 보존과 흐름의 정상 상태를 보장하기 위한 second order well-balanced positivity preserving central-upwind method를 이용하여 수치적으로 이산화되었다. 마찬가지로, 이송-확산 방정식 내 이송항은 동일한 2차 풍상차분법을 통해 수치적으로 풀이하였다. 격자점 경계면에서의 불연속으로 인한 수치진동을 방지하기 위해 이송항의 계산에 포함된 보존항의 차이로 인해 발생하는 스칼라의 수치확산을 최소화하기 위해 무차원의 비소산함수를 도입하였다. 또한, 확산항은 유한차분법을 이용하여 이산화하였다. 제안된 수치모형은 시간미분항의 계산을 위해 오일러 기법을 적용하여 계산된 수심 및 스칼라의 양수 보존여부와 함께 정지된 흐름의 정상 상태의 보존여부를 확인하였다. 제안된 수치모형의 해석 정확성을 평가하기 위해 1, 2차원 공간 내 다양한 흐름 조건에서의 해석해를 이용한 3개의 벤치마크 테스트를 수행하였다. 평균 제곱근 오차(Root Mean Squared Error, RMSE)를 산정하여 수치모형의 성능을 정량적으로 평가하였으며, 비소산함수를 적용함에 따라 스칼라의 수치확산이 감소하게 되었음을 확인하였다. 또한, 세 차례의 벤치마크 테스트 결과는 공통적으로 수치모형에 의해 계산된 결과값이 비소산함수를 고려함에 따라 해석해와 잘 일치함을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제39권7호
• /
• pp.81-88
• /
• 2002

본 논문에서는 패턴 집단 생성 방식을 사용한 새로운 내장형 자체 테스트를 위한 테스트 패턴 생성기를 제안하였다. 제안된 기술은 클럭당 테스트 환경에서 작은 하드웨어 크기를 가지면서 미리 계산된 결정 테스트 집합을 가진다. 테스트를 제어하기 위한 회로는 간단하여 자동적으로 합성된다. 새로운 패턴 생성기를 기존의 방법들과 비교한 결과를 ISCAS 벤치마크 회로를 가지고 검증하였다.

• 한국통신학회논문지
• /
• 제25권12A호
• /
• pp.1904-1911
• /
• 2000

IDDQ 테스팅은 CMOS에서 발생 빈도가 가장 높은 합선고장을 효과적으로 검출할 수 있는 기법이다. 본 논문에서는 테스트 대상 회로의 게이트간에 발생 가능한 모든 단락을 고려하여, 이러한 결함을 효과적으로 검출하기 위한 테스트 패턴 생성기와 고장 시뮬레이터를 구현하였다. 구현된 테스트 패턴 생성기와 고장 시뮬레이터는 O(n2)의 복잡도를 가지는 합선고장을 효과적으로 표현하기 위한 기법과 제안된 테스트 패턴 생성 알고리즘 및 고장 collapsing 알고리즘을 이용하여 빠른 고장 시뮬레이션 수행시간과 높은 고장 검출률을 유지하면서 적은 수의 테스트 패턴의 생성이 가능하다. ISCAS 벤치마크 회로에 대한 실험을 통하여 기존의 다른 방식보다 성능이 우수함을 보여주었다.