• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2003년도 추계학술대회 논문요약집
• /
• pp.215-215
• /
• 2003

• 대한전자공학회논문지SD
• /
• 제39권3호
• /
• pp.61-72
• /
• 2002

본 논문에서는 1-Steiner 휴리스틱 알고리즘을 응용하여 단일 소스 네트와 다중 소스 네트를 배선하는 두 가지 시간 지향(timing-driven) 배선 방법을 제안한다. 이 방법은1-Steiner 휴리스틱 알고리즘의 계산값 (cost)을 지연시간으로 수정한 것으로 이 방법의 특징은 모든 터미널이 임계터미널인 경우와 또 임계터미널이 부분적으로 존재하는 경우의 단일 소스 네트와 다중 소스 네트를 배선하는 데 동시 적용할 수 있다는 점이다. 실험결과 단일 소스를 배선하는 알고리즘은 기존의 SERT와 SERT-C에 비해 지연시간이 각각 평균 2.1%, 10.6% 감소하는 성능을 보였다. 그리고 다중 소스를 배선하는 알고리즘은 기존의 MCMD A-tree 알고리즘과 비교했을 때 모든 소스, 터미널 쌍이 임계쌍(critical pair)일 경우는 최대 지연 시간이 평균 2.7% 증가했지만 부분적인 임계쌍이 존재할 때는 최대 지연 시간이 평균 1.4% 감소하는 유사한 결과를 도출한다.

• 한국진공학회지
• /
• 제10권1호
• /
• pp.27-30
• /
• 2001

절연보호막 처리된 Al-1%Si 박막배선에서 DC와 PDC 조건하에서의 Electromigration 현상에 관하여 조사하였다. $SiO_2$와 PSG/$SiO_2$ 절연보호막 층을 갖는 박막배선은 표준 사진식각 공정으로 제작되었고, 테스트라인 길이는 100, 400, 800, 1200, 1600 $\mu\textrm{m}$이다. Al-l%Si 박막배선에 고정된 전류밀도 $1.19\times10^7\textrm{A/cm}^2$의 DC와 duty factor가 0.5인 1Hz의 주파수에 고정된 전류밀도 $1.19\times10^7\textrm{A/cm}^2$의 PDC를 인가하였다. Electromigration 테스트에서 PSG/$SiO_2$ 절연보호막 시편의 Electromigration 저항성이 $SiO_2$ 절연보호막 시편보다 우수함을 알 수 있었다. PDC 에서 박막 배선의 수명이 DC 보다 2-4배 정도 길게 나타났으며, 박막 배선의 길이가 증가 할 수록 수명이 감소하다가 임계길이 이상에서 포화되는 경향을 보인다. Electromigration에 의한 결함 형태로는 전기적 개방을 야기시키는 보이드와 전기적 단락을 야기시키는 힐록이 지배적이다.

• 한국재료학회지
• /
• 제2권1호
• /
• pp.76-82
• /
• 1992

$TEOS-O_3$ 산화막은 깔개층 물질에 따라 증착속도가 변하는 특성을 나타낸다. 본 논문에서는 $TEOS-O_3$ 산화막의 깔개층 물질 의존성 이외에도 배선 밀도, 배선 간격에 따라 증착속도가 달라지는 패턴 의존성에 대하여 조사하였다. 또한 $TEOS-O_3$ 산화막의 깔개층 물질 의존성 및 패턴 의존성을 줄이기 위해 다층 배선에서 1차 배선후에 깔개층, 즉 TEOS-base 프라즈마 산화막 및 $SiH_4-base$ 프라즈마 산화막을 증착했을 때 $TEOS-O_3$ 산화막의 증착 특성을 조사하였다. 그리고 그 깔개층 물질에 $N_2$ 프라즈마 처리를 했을 때 $TEOS-O_3$ 산화막의 증착 특성에 대해 조사하였다. 그 결과 $TEOS-O_3$ 산화막에서 기판 위에 배선 밀도와 배선 간격에 따른 의존성은 깔개층물질이 $SiH_4-base$ 일때보다 TEOS-base 프라즈마 산화막인 경우 $N_2$ 프라즈마 처리를 하면 깔개층 물질 표면이 O-Si-N화 되므로써 의존성이 사라지게 된다.

• 정보처리학회논문지A
• /
• 제11A권4호
• /
• pp.267-276
• /
• 2004

자동배치/배선 시스템의 배선영역 모델링 방법은 그리드와 논 그리드 방식을 사용하고 있다. 그리드 방식은 PCB상에 전기적, 물리적 요소들이 적다할지라도 보드와 그리드의 크기에 제약을 받기 때문에 메모리가 많아지게 되어 자동배치/배선 속도를 감소시키는 단점을 가지고 있다. 논 그리드 방식인 형상기반 방식은 영역처리 방식을 사용하므로 형상들을 메모리에 각각의 객체로서 존재시키며, 이들 객체는 고유의 데이터 크기를 갖기 때문에 메모리가 상당히 적게 소요된다. 그러므로 본 논문에서는 단일 원점에서 여러 목적지에 가장 빠르게 도달 할 수 있는 최단 경로 문제를 해결하는 경매 알고리즘을 적용하여 형상기반 방식에 의하여 메모리 낭비 없이 빠른 속도로 자동배치/배선할 수 있는 PCB 자동배치/배선 시스템을 개발하였다. 또한 본 시스템은 이와 같은 방식을 이용하여 PC에서 사용할 수 있도록 IBM Pentium 컴퓨터의 Windows 환경에서 Visual C++언어로 개발하였다.

• 조명전기설비학회논문지
• /
• 제20권2호
• /
• pp.68-74
• /
• 2006

고조파 전류에 의한 배선용 차단기 오동작 및 원인불명 동작이 보고되고 있으나 고조파 전류에 의한 배선용 차단기 동작을 설명할 수 있는 자료가 없는 실정이다. 본 논문에서는 네 가지 형태의 배선용 차단기(열동식, 열동 전자식, 완전 전자식 및 전자식)에 대해 고조파 전류의 영향을 시험하였다. 실험 결과 정격전류 이하의 고조파가 포함된 시험 전류에서는 어떤 종류의 배선용 차단기에서도 오동작은 발생하지 않았다. 그리고 다양한 고조파 부하 조건에서 열동식과 열동 전자식의 경우 제조사의 동작 시간에 별다른 영향을 보이지 않았다. 그러나 완전 전자식 차단기는 과부하 조건에서 고조파 전류가 증가할 수 록 동작 시간이 점차 둔화되었고 이는 케이블 과열을 야기할 수 있을 것이다. 따라서 고조파 전류가 심한 곳에서는 완전 전자식 배선용 차단기의 사용을 피해야 할 것이다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 춘계학술발표대회
• /
• pp.38.2-38.2
• /
• 2011

구리는 현재 반도체 배선으로 가장 많이 사용되는 재료이다. 배선기술이 발전함에 따라 배선두께가 얇아지게 되었고 배선간의 간격 또한 좁아지게 되었다. 간격의 감소는 RC delay 문제점을 야기하였고 이를 해결하기 위해 배선 사이에 Low-k물질을 채우는 노력이 지속되었다. 이상적으로 가장 낮은 유전율을 나타내는 물질은 공기 즉, 아무것도 채우지 않는 것이다. 하지만 이렇게 되면 기계적인 문제가 발생하는데 이를 해결하기 위해서 구리의 강도를 향상시켜야 한다. 강도를 높이려면 Hall-Petch 관계에 의해 결정립의 크기를 작게 만들어야 한다. 그렇지만 이는 곧 전기전도도의 감소를 나타내기 때문에 소자의 구동에 문제가 되어왔다. 이 문제를 해결하기 위해 펄스전해증착을 통한 나노사이즈의 쌍정구조를 가지는 구리의 개발이 진행되었다. 나노쌍정구리는 결정립이 정합면으로 이루어져 있는 쌍정구조로 이루어져 있어 전기전도도의 감소를 최소화하고 강도를 비약적으로 향상시킬 수 있을뿐더러 연신율도 높일 수 있다는 장점을 가지고 있다. 이렇게 고강도 저저항을 나타내는 나노쌍정구리는 Via filling, Through Silicon Via(TSV)에서의 칩간 연결 배선, 2차전지의 전극 등에 적용 가능성이 매우 높다. 이들은 주로 첨가제와 함께 전해증착을 통해 제작된다. 하지만 이러한 첨가제를 넣고 나노쌍정구리를 합성하기 위해 펄스전해증착을 시행할 경우, 나노 쌍정구리의 형성이 억제되고, Off-time이 존재하지 않는 일반 전해증착에서와는 다른 현상이 나타나게 된다. 이러한 이유로 본 연구에서는 현재 가장 많이 사용되고 있는 첨가제인 Poly (ethylene glycol) (PEG, 억제제)와 bis (3-sulfopropyl) disulfide (SPS, 가속제)을 사용하여 그 이유를 알아보고 첨가제를 사용하면서 나노쌍정구리의 밀도를 높일 수 있는 방안에 대해서 실험을 진행하였다.

• 마이크로전자및패키징학회지
• /
• 제13권2호
• /
• pp.9-13
• /
• 2006

COF에 사용되는 구리배선은 폴리이미드 필름에 subtractive 방법을 이용하여 만들어지고 있으나 선폭이 작아짐에 따라 subtractive 방법은 폭방향으로 에칭 현상으로 인하여 사용에 제한이 되고 있다. Semi-additive 방법은 리소그래피 공정과 전기도금범을 사용하여 구리배선을 만드는 방법으로 $10-40{\mu}m$의 좁은 선폭에 대한 연구를 하였다. AZ4620과 PMER900의 두꺼운 PR을 사용하였으며 전기도금법을 이용하여 구리 배선을 형성하였다. 기존의 용액은 높은 잔류응력으로 인하여 구리도금층에 crack이 발생하였으며 via filling에 사용된 도금액을 사용한 경우 잔류응력이 낮아서 crack이 없는 구리배선을 얻을 수 있었다. 기지층의 에칭시 배선의 폭방향으로의 에칭 현상은 관찰되지 않았다.

• 융합신호처리학회논문지
• /
• 제4권1호
• /
• pp.64-70
• /
• 2003

최근 VLSI 회로 설계는 자동 레이아웃(automatic layout) 들을 사용하여 효과적으로 이루어지고 있다. 자동 레이아웃은 VLSI 칩 상에 모듈들의 위치를 결정하는 배치와 각 모듈간을 상호 연결하는 배선 두 가지의 중요한 기능으로 구성되어 있다. VLSI 칩의 성능과 면적은 이 두 가지의 기능을 수행하는 알고리즘의 성능에 따라 크게 좌우된다. 채널 배선은 VLSI 설계 과정중의 하나로, 글로벌 배선을 수행한 후 각 배선 영역에 할당된 네트들을 트랙에 할당하여 구체적인 네트들의 위치를 결정하는 문제이며, 네트들이 할당된 트랙의 수를 최소화하는 문제이다. 본 논문에서는 4-레이어 채널 배선 문제를 해결하기 위한 네트리스트 분할 문제에 대하여 유전자 알고리즘(genetic algorithm; GA)을 이용한 해 공간 탐색(solution space search) 방식을 제안하였으며, 제안한 방식을 여러 문제들에 대해 시뮬레이티드 어닐링 알고리즘과 비교, 분석한 결과 최적, 최악 및 평균비용 측면에서 더 좋은 결과를 얻을 수 있었다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2018년도 춘계학술대회 논문집
• /
• pp.125-125
• /
• 2018

반도체 소자의 미새화에 따라 선폭이 10nm 이하로 줄어듦에 따라, 금속 배선의 저항이 급격하게 상승하고 있다. Cu는 낮은 저항과 높은 전도도를 가지고 있어 현재 배선물질로써 가장 많이 사용되고 있지만, 소자가 미세화됨에 따라 Cu를 미래의 배선물질로써 계속 사용하기에는 몇 가지 문제점이 제기되고 있다. Cu는 electron mean free path (EMFP)가 39 nm로 긴 특성을 가지기 때문에, 선폭이 줄어듦에 따라 surface 및 grain boundary scattering이 증가하여 저항이 급격하게 증가한다. 또한, technology node에 따른 소자의 operating temperature와 current density의 증가로 인해 Cu의 reliability가 감소하게 된다. 텅스텐은 EMFP가 19 nm로 짧은 특성을 가지고 있어, 소자의 크기가 줄어듦에 따라 Cu보다 낮은 저항 특성을 가질 수 있으며, 녹는점이 3695K로 1357K인 Cu보다 높으므로 배선물질로써 Cu를 대체할 가능성이 있다. 본 연구에서는 Inductively Coupled Plasma (ICP) assisted magnetron sputtering을 통해 매우 얇은 텅스텐 박막을 증착하여 저항을 낮추고자 하였다. 고밀도 플라즈마의 방전을 위해, internal-type coil antenna를 사용하였으며 텅스텐 박막의 증착을 위해 DC sputter system이 사용되었다. 높은 에너지를 가진 텅스텐 이온을 이용하여 낮은 온도에서 고품위 박막을 증착할 수 있었으며, dense한 구조의 박막 성장이 가능하였다. ICP assisted를 이용하여 증착했을 때와, 그렇지 않을 때를 비교하여 ICP 조건에 따라서 박막의 저항이 감소함을 확인할 수 있었을 뿐만 아니라 최대 약 65% 감소함을 확인할 수 있었다. XRD를 이용하여 ICP power를 인가했을 때, 높은 저항을 갖는 A-15 구조를 가진 ${\beta}$ peak의 감소와 낮은 저항을 갖는 BCC 구조를 가진 ${\alpha}$ peak의 증가를 상온과 673K에서 증착한 박막 모두에서 확인하였으며, 이를 통해 ICP power가 저항 감소에 영향을 미친다는 것을 확인하였다. 또한, 두 온도 조건에서 grain size를 계산하여 ICP power를 인가함에 따라 두 조건 모두 grain size가 증가하였음을 조사하였다. 또한, XPS 분석을 통해 ICP power를 인가하였을 때 박막의 저항에 많은 영향을 끼치는 O peak이 감소하는 것을 통해 ICP assisted의 효과를 확인하였다. 이를 통해, ICP assisted magnetron sputtering을 통해 텅스텐 박막을 증착함으로써 차세대 배선물질로써 텅스텐의 가능성을 확인할 수 있었다.