• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.179-179
• /
• 2010

다양한 분야에서 확산 방지막은 소자의 신뢰성 향상에 중요한 역할을 하고 있다. 최근 반도체에 적용되기 시작한 구리 배선 형성 공정에서도 실리콘이나 실리콘 산화막으로 구리가 확산하는 것을 방지하는 기술이 중요한 부분을 차지하고 있다. 기존 physical vapor deposition (PVD)법을 이용한 $TaN_x$ 확산 방지막 형성 기술이 성공적으로 적용되고 있으나 반도체의 최소선폭이 지속적으로 감소함에 따라 한계에 다다르고 있다. 20 nm 급과 그 이하의 구리 배선을 위해서는 5 nm 이하의 매우 얇고 높은 피복 단차율을 가진 확산 방지막 형성 기술이 요구된다. 또한, 요구 두께의 감소에 따라 더 우수한 확산 방지 특성이 요구된다. Atomic layer deposition (ALD)은 박막의 정교한 두께 조절이 가능하며 높은 종횡비를 가지는 구조에서도 균일한 박막 형성이 가능하다. 이번 연구에서는 다른 질소 함량을 가진 $TaN_x$ 박막을 Tertiarybutylimido tris (ethylamethlamino) tantalum (TBITEMAT) 전구체와 $H_2+N_2$ 반응성 플라즈마를 사용하여 plasma enhanced atomic layer deposition (PEALD) 법으로 형성하였다. 박막 내질소 함량에 따라 $TaN_x$의 상 (phase)과 미세구조 변화가 관찰되었고, 이러한 물성의 변화는 확산 방지 특성에 영향을 주었다. TEM (Transmission electron microscopy)과 SEM (scanning electron microscope), XPS (x-ray photoelectron spectroscopy)를 통해 $TaN_x$의 물성을 분석하였고, 300 도에서 700 도까지 열처리 후 XRD (x-ray deffraction)와 I-V test를 통해 확산 방지막의 열적 안정성이 평가되었다. PEALD를 통해 24 nm 크기의 trench 기판 위에 약 4 nm의 $TaN_x$ 확산 방지막이 매우 균일하게 형성할 수 있었으며 향후 구리 배선에 효과적으로 적용될 것으로 예상된다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.06a
• /
• pp.179-179
• /
• 2006

산업기술의 고도화에 따른 IT 산업의 급속한 발전으로 각종 전자, 정보통신기기에 대해 더욱 소형화 고성능화를 요구하고 있다. 이와 같은 경향에 따라 더욱 향상된 기능을 가지고 각종 소자 부품의 개발과 동시에 유독 물질 발생이 없는 청정생산기술 개발에 대한 요구가 끊임없이 제기 되어 왔다. 이러한 요구에 부응하여 기술들이 개발되고 있으며 그 중의 하나로 잉크젯 프린팅 기술이 연구되고 있다. 특히 Dod(Drop on Demand) 방식의 잉크젯은 가정용 프린터로 개발되어 널리 보급된 기술이지만, 이 기술을 PCB 제조기술에 전용하면 친환경 생산공정으로 부품 성장밀도를 증대 시킬 수 있다. 기존의 PCB 제조기술은 전극과 신호 패턴을 형성시키기 위하여 노광공정과 에칭공정을 반복적으로 사용하고 있는데, 노광공정에서 쓰이는 마스크와 유틸리티 설비 유지 비용의 문제가 대두되고 있다. 노즐로부터 분사된 잉크 액적들의 집합으로 기판위에 점/선/면의 인쇄이미지를 구현하게 된다. 그러므로 인쇄 해상도는 잉크액적 및 인쇄 방법, 기판과의 상호작용에 크게 의존하게 된다. 잉크 액적과 기판의 상호작용에 영향을 미치는 요소로는 잉크의 물리화학적 물성(밀도, 점도, 표면장력), 잉크 액적의 충돌 조건(액적 지름, 부피, 속도), 그리고 기판의 특성(친수/소수성, Porous/Nonporous, 표면조도 등)을 들 수 있겠다. 우선적으로 노즐을 통과해서 분사되는 액적의 크기에 따라 기판위에 형성되는 라인의 두께 및 폭이 결정된다. 떨어진 액적이 기판위에서 퍼지는 것을 UV 조사를 통한 가경화 과정을 통해서 최종적으로 라인의 투께 및 폭을 조절하려고 한다. 따라서 선폭 $75{\mu}m$의 일정한 미세 배선을 형성시키기 위해 액적 크기 조절과 탄착 resist 액적 표면의 UV 가경화 조건으로 구현하려고 한다. 또한 DPI(Dot Per Inch) 조절을 통한 인쇄로 탄착 resist의 두께 확보 후 에칭시 박리되는 현상을 억제 시키려 한다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.11a
• /
• pp.164-164
• /
• 2008

금속배선공정에서 높은 전도율과 재료의 값이 싸다는 이유로 최근 Cu를 사용하였으나, 디바이스의 구조적 특성을 유지하기 위해 높은 압력으로 인한 새로운 다공성 막(low-k)의 파괴와, 디싱과 에로젼 현상으로 인한 문제점이 발생하게 되었다. 이러한 문제점을 해결하고자, 본 논문에서는 Cu 표면에 Passivation layer를 형성 및 제거하는 개념으로 공정시 연마제를 사용하지 않으며, 낮은 압력조건에서 공정을 수행하기 위해, 전해질의 농도 변화에 따른 Liner sweep voltammetry 법을 사용하여 전압활성화에 의한 전기화학적 반응이 Cu전극에 어떤 영향을 미치는지 연구하였으며, 표면 조성을 알아보기 위하여 Energy Dispersive Spectroscopy (EDS) 분석을 하였고, Cu disk의 결정성과 배향성 관찰을 위해 X-Ray diffraction (XRD)로 금속 표면을 비교하여 실험 결과로 얻어진 데이터를 통하여 ECMP 공정에 적합한 전해액 선정과 농도를 선택하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.183-183
• /
• 2010

최근 고밀도 플라즈마(High Density Plasma, HDP)를 이용하여 STI (shallow trench Isolation) 공정에 사용하기 위한 높은 종횡비를 가지는 갭을 공극 없이 절연물질로 채우는 HDP CVD 법이 개발되어 사용되고 있으며, HDP 공정에서는 그 증착 과정 중에 스퍼터링(Sputtering)에 의한 식각이 동시에 발생하기 때문에 높은 종횡비를 가지는 갭을 공극 없이 채우는 것이 가능하게 되었다. 이러한 특성을 이용하여 HDP CVD 공정은 주로 STI 와 알루미늄 배선간의 갭을 실리콘 산화막 ($SiO_2$)의 절연막으로 채우는 데 주로 사용되고 있다. 이 논문에서는 새로 개발된 HDP CVD 법을 적용하여 300 mm Si 웨이퍼에 $SiO_2$ 절연막을 증착하여 웨이퍼의 중심과 가장자리의 deposition uniformity를 nano-indenter system을 이용하여 연구하였으며, 그 결과 300 mm 웨이퍼에서 균일한 탄성계수 값이 측정되었다. 또한 HDP CVD로 제작된 SiO2 박막의 탄성계수 값이 99 - 107 GPa로 측정되어 기존 PECVD-$SiO_2$ 박막보다 약 10 - 20% 향상된 것을 확인하였다.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.13 no.6
• /
• pp.459-466
• /
• 2000

For the applications in the ultra-large-scale-integration (ULSI) metallization processing copper thin films have been prepared by metal organic chemical vapor deposition (MOCVD) technology on TiN/Si substrates. The films have been deposited with varying the experimental conditions of substrate temperatures and copper source vapor pressures. The films were then annealed in a vacuum condition after the deposition and the annealing effect to the electrical conductivity of the films was measured. The grain size and the crystallinity of the films were observed to be increased by the post annealing and the electrical conductivity was also increased. The best electrical property of the copper film was obtained by in-situ annealing treatment at above 40$0^{\circ}C$ for the sample prepared at 18$0^{\circ}C$ of the substrate temperature.

• Journal of the Microelectronics and Packaging Society
• /
• v.5 no.1
• /
• pp.111-118
• /
• 1998

본 연구에서는 차세대 집적회로 device의 배선재료로서 사용될 가능성이 높은 Cu 금속을 무전해 도금으로 증착시킨 후 집적회로 공정에 필요한 열적 안정성에 대하여 고찰하 였다. MOCVD방법으로 Si 기판위에 TaN 박막을 확산 방지막으로 증착시킨 다음 무전해도 금으로 Cu막을 증착시켜 Cu/TaN/Si 구조의 다층박막을 제조하여 H2 환원 분위기에서 열처 리시킴으로서 열처리 온도에 따른 Cu 박막의 특성과 확산방지막 TaN와의 계면반응 특성에 대하여 고찰하였다. 활성화 처리와 도금용액의 조절을 적절히 행함으로서 MOCVD TaN 박 막위에 적당한 접착력을 지닌 Cu 박막층을 무전해 도금법을 사용하여 성공적으로 증착시킬 수 있었다. XRD, SEM 분석결과에 의하면 H2 환원분위기에서 열처리시켰을겨우 35$0^{\circ}C$~ $600^{\circ}C$ 범위에서 결정립 성장이 일어나 Cu 박막의 미세구조 특성이 개선됨을 알수 있었다. 또한 XRD, AES 분석에 의하여 열처리 온도에 따른 계면반응 상태를 조사해본 결과 $650^{\circ}C$ 온도에서는 Cu 원자가 TaN 확산방지막을 통과하여 Si 기판내로 확산함으로서 계면에서 Cu-Si 중간화합물을 형성하였다.

• Journal of the Microelectronics and Packaging Society
• /
• v.6 no.1
• /
• pp.31-37
• /
• 1999

In this study, the thermal property and adhesion of the electroless-deposited Cu thin film were investigated. The multilayered structure of Cu /TaN /Si was fabricated by electroless-depositing the Cu thin layer on the TaN diffusion barrier which was deposited by MOCVD on the Si substrate. The thermal stability was investigated by measuring the resistivity as post-annealing temperature for the multilayered Cu /TaN /Si specimen which was annealed at atmospheres of $H_2$and Ar gases, respectively. The adhesion strength of Cu films was evaluated by the scratch test. The adhesion of the electroless-deposited Cu film was compared with other deposition methods of thermal evaporation and sputtering. The scratch test showed that the adhesion of electroless plated Cu film on TaN was better than that of sputtered Cu film and evaporated Cu film.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2012.05a
• /
• pp.108.1-108.1
• /
• 2012

높은 균일도의 대면적 OLED 조명을 만들기 위해서는 보조배선이 필요하다. 이 때 보조배선이 노출되면 보조배선에서 발생하는 누설전류로 인하여 디바이스가 효율적으로 구동이 되지 않는다. 그래서 누설전류를 막기 위하여 절연층을 사용하게 된다. 본 연구에서는 그라비아 오프셋 프린팅 방식으로 절연층을 형성 하였다. 그라비아 오프셋 프린팅 방식은 포토리소그래피 공법에 비해 공정이 간단하여 제작비용이 낮아지고, 친환경적인 이점이 있다. 절연층 재료로는 PVP 유기 절연체를 사용하였다. 이 PVP 유기 절연체는 PVP Poly-4-vinylphenol, Propylene glycol monomethyl ether acetate, 그리고 Poly(melamineco-formaldehyde) metylate 재료들을 적절한 비율로 혼합하여 제작하였다. 제작된 용액은 최대 1840cps의 점도를 가지고 있다. 이 PVP용액으로 인쇄 테스트를 진행하였다. 일반적으로 그라비아 오프셋 프린팅 방식에서는 고점도 재료가 사용되지만, 이 PVP용액은 낮은 점도에서도 프린팅이 잘 되는 것을 확인 할 수 있었다. 재료의 열처리는 $100^{\circ}C$에서 10분 건조 후 $200^{\circ}C$에서 15분의 큐어링을 진행하였다. 인쇄에 사용한 패턴의 선폭은 50um~100um로 구현하였으며, 약 120cps의 점도에서 선폭 및 해상도가 패턴과 가장 유사하게 나타났다. 인쇄 후의 절연층은 최종적으로 약 1um의 두께와 낮은 접촉각을 형성하였다. 누설전류는 전압 20V인가시 0.12pA/$cm^2$의 값을 가진다. 이 결과는 동일 두께의 스핀코팅과 비슷하였다. 우리는 이 결과값을 토대로 보조배선과 PVP 유기 절연층을 그라비아 오프셋 프린팅 방식으로 인쇄 한 OLED 조명을 제작하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.550-550
• /
• 2007

Inkjet printed silver films were fabricated using nano particles with the size of ~ 20 nm. We can obtain very good conducting silver films with the resistivity of $7.3\;{\mu}{\Omega}{\cdot}cm$ even though they were sintered at the very low temperature of $200^{\circ}C$. The electrical and mechanical properties of inkjet printed silver lines were measured with the sintering time and analyzed with the micro-structural development. The measured resistivity of inkjet printed Ag films were $57.4\;{\sim}\;7.3\;{\mu}{\Omega}{\cdot}cm$. And their hardness and Young's modulus were 0.98 ~ 1.72 GPa and 32 ~ 71 GPa, respectively.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.9 no.3
• /
• pp.615-620
• /
• 2008

We fabriacted thermal evaporated $10nm-Ni_{1-x}Co_x$(x=0.2, 0.6, and 0.7) films on 70 nm-thick polysilicon substrate with $0.5{\mu}m$ line width. NiCo composite silicide layers were formed by rapid thermal annealing (RTA) at the temperatures of $700^{\circ}C$ and $1000^{\circ}C$. Then, we checked the microstructure evaluation of silicide patterns. A FIB (focused ion beam) was used to micro-mill the interconnect patterns with low energy condition (30kV-10pA-2 sec). We investigated the possibility of selective removal of silicide layers. It was possible to remove low resistance silicide layer selectively with the given FIB condition for our proposed NiCo composite silicides. However, the silicides formed from $Ni_{40}Co_{60}$ and $Ni_{30}Co_{70}$ composition showed void defects in interconnect patterns. Those void defects hinder the selective milling for the NiCo composite silicides.