• 제목/요약/키워드: 반도체-디스플레이장비

검색결과 509건 처리시간 0.021초

나노위치제어용 선형 모터의 거동 분석

  • 설진수;이우영;임경화
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2005년도 춘계 학술대회
    • /
    • pp.125-128
    • /
    • 2005
  • The equipments in semi-conductor, display and measurement fields require high precision and resolution positioning technology. High positioning control can be carried out by using linear motors with little vibration, backlash and friction. In this paper, the acceleration patterns of the moving Part are analyzed to obtain the optimum pattern which leads to the less vibration reduction of equipment. In addition, the effect of friction force in guide rail on position control accuracy is investigated to identify possibility of using current bearing system for nano-positioning control.

  • PDF

면역 체계를 이용한 지능형 강건 제어기 설계

  • 권혁창;김종원;서재용;조현찬
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2005년도 춘계 학술대회
    • /
    • pp.151-156
    • /
    • 2005
  • 본 논문에서는 비선형 역학 시스템에서 복합적 지능 알고리즘을 이용하여 시스템의 제어 성능을 개선시키는 방법에 대하여 논의하였다. 기존의 비선형 제어를 위한 뉴럴 네트워크 및 유전자 알고리즘은 학습이 종료된 후에 고정된 상태에서는 훌륭한 제어를 보여주지만, 환경 변화와 같은 변이 인자가 발생되면 제어가 제대로 되지 않으며 재학습을 해야만 한다. 이때 재학습에 드는 시간이 많이 걸리는 문제점이 있다. 제안하는 시스템에서는 변이 인자가 발생되었을 때의 상황을 항원으로 하는 면역 시스템을 기존 제어시스템에 추가하여 사용함으로써 보다 안정적이며 빠른 제어 수행이 가능함을 보일 것이다. 또한 기존에 하드웨어로 구성하기 어려웠던 유전 알고리즘을 하드웨어로 구성하기 쉽도록 유전 인자를 메모리 주소로 하는 알고리즘을 만들게 되었다.

  • PDF

Estimation of Thermal Stresses Induced in Polymeric Thin Film Using Boundary Element Methods

  • Lee, Sang-Soon
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2002년도 추계학술대회 발표 논문집
    • /
    • pp.27-33
    • /
    • 2002
  • The residual thermal stresses at the interface corner between the elastic substrate and the viscoelastic thin film due to cooling from cure temperature down to room temperature have been studied. The polymeric thin film was assumed to be thermorheologically simple. The boundary element method was employed to investigate the nature of stresses on the whole interface. Numerical results show that very large stress gradients are present at the interface comer and such stress singularity might lead to edge cracks or delamination.

  • PDF

A suspension type spiral inductor for multi-GHz applications

  • Lee, J.Y.;J.H., Kim;Kim, M.J.;Moon, S.S.;Kim, I.H.;Lee, Y.H.;Yook, Jong-Gwan;Chun, Kuk-Jin
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2002년도 추계학술대회 발표 논문집
    • /
    • pp.47-48
    • /
    • 2002
  • PDF

단결정 실리콘의 이방성 습식식각

  • 조남인;김민철;강찬민
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2003년도 추계학술대회 발표 논문집
    • /
    • pp.23-25
    • /
    • 2003
  • 단결정 실리콘의 이방성 습식식각을 위하여 KOH 용액을 사용하여 식각 특성을 관찰하였다. 식각율은 식각액의 온도와 농도에 따라 변하는 것이 관찰되었으며, 패턴 형성 방향과 식각액의 농도에 따라 식각 형태가 다름도 알 수 있었다. 식각용액의 농도 20wt0% 이고 식각 시의 온도가 $80^{\circ}C$ 이상에서는 알파벳 "U" 자 모양의 형태로 식각이 이루어지고, 그 이하의 온도와 농도에서는 "V" 자 모양의 식각형태가 이루어졌다.; 자 모양의 식각형태가 이루어졌다.

  • PDF

두꺼운 감광막의 노광 파장에 따른 측면 기울기에 관한 연구

  • 한창호;김학;전국진
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2003년도 추계학술대회 발표 논문집
    • /
    • pp.82-85
    • /
    • 2003
  • MEMS(Micro Electro Mechanical Systems) 응용 분야에 있어서 RF나 Optic등에 응용되는 금속 구조물이나 배선을 위한 도금, 두꺼운 구조물의 식각등을 위해서 수십 um두께의 감광막이 필요하다. 특히 이러한 감광막은 도금을 위한 전단계에서 몰드 형성에 이용되는데 그 이유는 제작이 용이할 뿐만 아니라 다양한 두께 형성이 가능하고 금속과의 선택적 제거가 쉬운 장점이 있다. 감광막 몰드가 갖추어야 할 조건으로는 수직에 가까운 측면 기울기, 두께, 도금액에 대찬 저항성을 들 수 있으며 그 중에서 측면 기울기 개선에 관한 연구가 많이 진행되고 있다. 본 논문에서는 감광막의 형상에 영향을 주는 요인을 찾아내고 수식모델링을 통해 측면 기울기를 예측하고자 한다.

  • PDF

1.8V-구동 Bipolar Integrated Optical Link 수신기

  • 장지근
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2003년도 추계학술대회 발표 논문집
    • /
    • pp.89-93
    • /
    • 2003
  • 1.8V 구동전압에서 10Mbps 이상의 높은 데이터 전송율을 갖는 새로운 광선로 수신기를 제작하였다. 10Mbps 입력신호 (duty ratio=50%, VIL(저준위 입력전압) = 0.5V, VIH(고준위 입력전압) =1.5V)에 대한 제작된 소자의 평균 출력 전압은 VOL(저준위 출력전압) = OV, VOH(고준위 출력전압) =1.15V로 나타났으며, 1.5V 고준위 입력전압 아래에서 평균 소비전류는 4.6mA로 나타났다.

  • PDF

A Dual-Level Knowledge-Based Synthesis System for Semiconductor Chip Encapsulation

  • Yong Jeong, Heo
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2003년도 추계학술대회 발표 논문집
    • /
    • pp.154-159
    • /
    • 2003
  • Semiconductor chip encapsulation process is employed to protect the chip and to achieve optimal performance of the chip. Expert decision-making to obtain the appropriate package design or process conditions with high yields and high productivity is quite difficult. In this paper, an expert system for semiconductor chip encapsulation has been constructed which combines a knowledge-based system with CAE software.

  • PDF