• 제목/요약/키워드: 반도체 패키지

검색결과 160건 처리시간 0.032초

초음파를 이용한 반도체의 신뢰성 평가 (Reliability Evaluation of Semiconductor using Ultrasound)

  • 장효성;하욥;장경영
    • 비파괴검사학회지
    • /
    • 제21권6호
    • /
    • pp.598-606
    • /
    • 2001
  • 최근 전자장치의 고기능화에 따라서 반도체 장치의 고집적화는 물론 반도체 패키지의 박형화 추세에 있다. 이러한 반도체가 장치에 실장된 후에도 안정된 성능을 발휘할 수 있는지 여부에 대한 신뢰성을 보장하기 위해 조립 완료된 반도체 패키지에 대한 preconditioning 시험을 수행하게 된다. 또한 preconditioning 시험 전후에 초음파 주사 현미경을 이용한 검사를 실시함으로써 반도체 패키지에 대한 들뜸이나 패키지 크랙과 같은 내부 결함의 존재 여부를 알아보게 된다. 본 논문에서는 반도체 내부의 결함 유무를 효과적으로 검사할 수 있는 초음파를 이용한 신뢰성 평가 방법과 절차를 제시하고, preconditioning 시험 과정에서 수행되는 시험법을 통해 패키지 내부 결함을 야기하는 가장 중요한 요인이라 할 수 있는 수분에 의한 고장 메커니즘을 분명히 함으로써 반도체 패키지에 대한 일련의 고장 분석 및 신뢰성 평가 방법을 정립하고자 하였다.

  • PDF

패키지 기술동향 분석

  • 이재진;이재신;김정덕
    • 전자통신동향분석
    • /
    • 제4권1호
    • /
    • pp.16-34
    • /
    • 1989
  • 반도체 산업에서 패키지는 반도체 재료 및 공정 분야와 같은 거대한 시장을 형성하는 중요한 분야이다. 소자가 다양해짐에따라 패키지의 형태도 다양해졌고 이에 따르는 패키지 재료 및 공정 분야가 특히 중요한 연구과제로 부상하고 있다. 현재 패키지 형태는 DIP형이 주류를 이루고 있으나 점차 CC형으로 변화 될 전망이며 탑재 기술면에서는 TAB 형태로 발전되는 추세를 보이고 있다. 국내 기술은 자체기술 개발 및 기술제휴를 통하여 시장이 점차 복잡화 다양화 하는 상황에서 기술개발에 전력을 쏟아 리드 프레임의 단일화, 도금기술의 향상으로 가격 절감을 통한 경쟁력 향상을 꾀하고 있다.

주성분분석법을 이용한 반도체패키지의 위치정렬 영상처리기법 (An Image Processing Method for Aligning the Positions of Semiconductor Package using Principal Component Analysis)

  • 김학만
    • 한국산학기술학회:학술대회논문집
    • /
    • 한국산학기술학회 2009년도 추계학술발표논문집
    • /
    • pp.850-853
    • /
    • 2009
  • 반도체 조립공정에서 사용되는 Pick and Placement장비는 반도체패키지를 컴퓨터 비젼을 이용하여 위치 정렬하고 Placement Tray에 적재하는 장비로서 고속,고정밀도가 요구된다. 다변량 통계적 분석방법인 주성분 분석법은 주어진 데이터에서 특징이 되는 일정한 패턴을 찾는 방법으로 영상의 차원감소를 위해 최근 많이 사용되어지고 있다. 본 논문에서는 반도체패키지의 기하학적 형태를 이용하여 위치정렬을 하도록 한 후 성능을 검증하도록 하였다. 패키지 원영상에서 밝기값의 차이에 따른 윤곽선을 인식한 후, 각 위치값들을 주성분 분석법을 이용해 직선을 추출한 방법으로 위치정렬한 결과 신뢰할만한 위치정렬 성능을 보였다.

  • PDF

패키지형태에 따른 반도체소자의 고장률예측

  • 주철원;이상복;김성민;김경수
    • 전자통신동향분석
    • /
    • 제6권3호
    • /
    • pp.3-12
    • /
    • 1991
  • 현재 전자장비는 대부분 반도체소자로 구성되어 있어 이들 소자의 신뢰성이 매우 중요하다. 반도체소자의 신뢰성은 고장률로 표현되는데 실질적인 고장률은 사용현장에서 수집된 데이터에서 산출되지만 데이터 수집기간이 길고, 고장원인이 불분명하며, 수적으로도 빈약한 실정이다. 따라서 본고에서는 MIL-HDBK-217E의 고장률예측 모델을 이용하여 반도체소자를 제조기술, 패키지형태, 칩접착 상태별로 구분하여 고장률을 산출하였다.

마스크 이미지를 이용한 반도체 패키지 스크래치 검출 연구 (A Study on Scratch Detection of Semiconductor Package using Mask Image)

  • 이태희;박구락;김동현
    • 한국융합학회논문지
    • /
    • 제8권11호
    • /
    • pp.43-48
    • /
    • 2017
  • 반도체는 산업 기술의 발전을 주도하고 있는 첨단기술로서 전자제품의 소형, 경량화 달성으로 전자산업 시장을 끌어가고 있는 상황이다. 특히 반도체 생산 공정은 정밀하고 복잡한 공정으로 이루어져 있어 효과적인 생산이 필요하며, 최근 불량 검출을 위하여 컴퓨터와 카메라를 융합한 비전 시스템이 활용되고 있고, 특수한 공정에 의하여 가공된 미세 패턴의 형상을 측정하기 위한 시스템의 수요가 급속하게 증대되고 있다. 본 논문에서는 반도체 패키지의 스크래치 결함을 검출하기 위하여 마스크 이미지를 이용한 비전 알고리즘을 제안한다. 제안 시스템을 통하여 반도체 패키지 생산 공정에 적용하면 생산관리를 원활하게 할 수 있고, 빠른 패키지의 불량 판정으로 생산의 효율성이 높아질 것으로 기대된다.

반도체 테스트 소켓의 검사속도 및 반복 정밀도 개선형 검사장치에 관한 연구 (A Study on the Test Device for Improving Test Speed and Repeat Precision of Semiconductor Test Socket)

  • 박형근
    • 한국산학기술학회논문지
    • /
    • 제22권1호
    • /
    • pp.327-332
    • /
    • 2021
  • 패키지레벨에서 반도체의 신뢰성 검사는 테스트 소켓에 반도체 칩 패키지를 탑재시킨 상태에서 테스트가 진행되며, 테스트 소켓은 기본적으로 반도체 칩 패키지의 형태에 따라서 그 모양이 결정되는 것이 일반적이다. 또한, 반도체 칩 패키지의 리드와 소켓 리드의 기계적인 접촉에 의해 테스트 장비와 연결하는 매개체의 역할을 하며, 신호전달 과정에서 신호의 손실을 최소화하여 반도체에 검사신호를 잘 전달할 수 있도록 하는 기능이 핵심이다. 본 연구에서는 이웃하고 있는 전기 전달 경로의 상호 영향성을 검사 할 수 있는 기술을 적용함으로써 수명 검사와 정밀 측정뿐만 아니라 이웃하고 있는 전기 전달 경로의 구조를 포함하여 단 한 번의 접촉을 통해 100개미만의 실리콘 테스트 소켓의 합선 테스트가 가능하도록 개발하였다. 개발된 장치의 테스트 결과 99%이상의 테스트 정밀도와 0.66이하의 동시 검사속도 특성을 나타내었다.

반도체 패키지의 마크문자 회전량 측정을 위한 고속 라돈 변환에 관한 연구 (A Study of high speed Radon transform for mark character tilting amount measurement of semiconductor package.)

  • 신균섭;주효남;김상민;이정섭
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2010년도 춘계학술발표대회
    • /
    • pp.417-420
    • /
    • 2010
  • 반도체 패키지 제조공정 중에는 제품에 일련번호를 인쇄하는 마킹공정이 있다. 마킹 공정에서 새겨진 문자는 해당 관리기준에 따라 관리되고 있는데 최근 반도체 패키지의 소형화에 따라 인쇄된 마크문자의 틀어짐 정도가 관리기준에 미달되는 문제가 발생되고 있다. 본 논문에서는 마크문자의 검사 항목 중 tilted mark(angle mark) 검사를 위한 회전량 측정방법으로 golden section searching 방법을 적용한 고속 라돈 변환(radon transform)방법을 제안한다. 실험에서는 제안한 방법이 일반적인 라돈 변환에 비해 최대 약 21 배의 회전량 측정속도가 향상되는 것을 확인하였다.

반도체 웨이퍼 패키지 공정 범핑에 사용되는 주석 도금의 두께 균일성 (Uniformity of bump height in pure Sn plating used on the semiconducter wafer bumping.)

  • 김동현;이성준
    • 한국표면공학회:학술대회논문집
    • /
    • 한국표면공학회 2016년도 추계학술대회 논문집
    • /
    • pp.113-113
    • /
    • 2016
  • 반도체 웨이퍼 패키지 공정에는 솔더 범프용으로 주석-은 합금 도금액이 사용되어 왔다. 최근, 주석-은 도금 피막중의 은 함량의 불균일성, 불용성 양극의 사용에 의한 전압 상승. 은의 도금 치구에의 석출, 리플로 후의 보이드의 형성 등의 문제로 인하여 주석 단독 금속 도금에 의한 범프 형성이 실용화되었다. 본 연구에서는, 범프용 주석 도금액에서의 전류밀도, 금속이온의 농도, 유리산의 농도 및 첨가제의 농도가 범프 두께 균일성에 미치는 영향을 조사하였다.

  • PDF

반도체 웨이퍼 패키지 공정 범핑에 사용되는 고속 주석-은 합금 도금액의 전류별 특성 (The current characteristics of the high speed Sn-Ag alloy plating solution used on the semiconducter wafer bumping.)

  • 이성준;김동현
    • 한국표면공학회:학술대회논문집
    • /
    • 한국표면공학회 2015년도 춘계학술대회 논문집
    • /
    • pp.184-184
    • /
    • 2015
  • 주석-은 합금 도금액은 반도체 웨이퍼 패키지 공정에 사용되어지고 있으며, 기존의 저속 주석-은 합금 도금액 대비 개발된 고속 주석-은 합금 도금액은 10ASD 이상에서 안정된 사용이 가능하고 기존의 주석-은 합금에 비해 생산효율을 증가의 목표를 가지고 개발을 진행하게 되었다. 웨이퍼 도금 평가를 통해 범프 두께가 균일하고, 표면 형상이 균일한 약품임을 검증하였으며, 액관리가 편하고, Sn과 Ag의 석출 비율도 관리 가능한 제품을 개발하였다.

  • PDF

IC Package 기술개발 동향

  • 오행석;정철오;조진호;신성문
    • 전자통신동향분석
    • /
    • 제4권4호
    • /
    • pp.17-33
    • /
    • 1989
  • Hermetic 패키지는 재질 특성상 Plastic 패키지보다 환경내구성이 우수하고 수명이 긴 장점이 있으나, 가격이 높고 사용자의 주문에 의한 수작업으로 수급이 어려운 단점이 있다. 한편 Plastic 패키지는 가격이 낮고 수급이 용이한 반면 환경 특히 습기로 인한 고장으로 Hermetic 패키지보다 신뢰도가 낮아서 고신뢰도를 요구하는 군사용 및 산업용기기에서의 사용은 기피되어 왔다. 그러나 최근 Plastic 패키지의 단점을 개선하려는 노력으로 반도체칩의 수율 향상과 더불어 습기에 강한 재료가 개발되고 웨이퍼 제조기술이 발전됨에 따라 Plastic 패키지의 신뢰도가 향상되어 통신기기등 산업용 기기에까지 사용영역을 확대해 가고 있다. 또한 국내의 통신시장 개방에 따라 통신시스팀의 성능개선 및 신뢰성 제고를 통한 대외 경쟁력이 요구되어 통신시스팀에 Plastic 패키지 사용에 대한 인식이 증대하는 추세이다. 본고에서는 IC 패키지(Hermetic, Plastic)의 특성 및 성능을 비교 분석하고 이와 병행하여 Plastic 패키지의 최근 기술동향을 파악함으로써 통신시스팀에 사용하는 IC 패키지에 대한 고려사항을 제시하였다.