• Proceedings of the Materials Research Society of Korea Conference
• /
• 1995.11a
• /
• pp.23-24
• /
• 1995

기존의 웨이퍼 박막속에 절연박막이 삽입된 SOI(Silicon On Insulator) 웨이퍼 구조와 관련한 반도체 기판 재료가 커다른 관심을 끌어 왔으나, SOI 평가기술은 아직까지 체계적으로 확립된 것이 없으며, DLTS(Deep Level Transient Spectroscopy) 등을 이용한 전기적 평가는 거의 이루어지지 않은 상태이다. 본 연구에서는 직접접합된 웨이퍼를 약 10um내외의 활성화층을 형성시킨 6인치 P-형 SOI 웨이퍼를 제작하여 DLTS로 측정, 평가를 하였고, DLTS 측정후 관찰될 수 있는 에어지 트랩(Energy Trap)과 후속 열처리에서의 트랩의 변화등을 관찰하여, 후속 열처리조건에 따른 접합된 SOI 웨이퍼 계면의 안정화된 조건을 확보하였다.

• Electronics and Telecommunications Trends
• /
• v.2 no.2
• /
• pp.146-169
• /
• 1987

최근 반도체 제조설비에도 컴퓨터가 도입되어 여러기능의 자동화가 진행되고 있다. 그러나 반도체 제조공정 전체의 자동화에는 H/W, S/W면에서 충분히 검토를 한후에 도입하여야 한다. 제조설비를 도입할 경우에는 스펙작성 단계에서 필요한H/W, S/W를 충분히 검토하고, 제조설비 메이커는 여기에 대응할 수 있는 기술력을 갖고 있어야 한다. 현재에는 반도체 device의 고집적화, 고성능화, 웨이퍼 크기의 대형화가 진행중이어서 제조공정의 자동화는 필연적인 문제로 가일층 현실화 될것이다. 본고에서는 미국 및 일본의 대표적인 반도체 공정관리 자동화를 구현하고 있는 업체의 자동화 현황을 분석하였다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2007.06a
• /
• pp.81-85
• /
• 2007

반도체 공정에서 식각 공정을 위한 패턴 형성 시, 현상을 위해 포토레지스트를 도포한다. 이 포토레지스트는 일정한 두께로 도포 되어야 하기 때문에 고도의 정밀성이 요구되는 공정이며, 공정 불량이 빈번하게 발생한다. 이러한 공정 불량 발생 시 현재 양산에서는 매엽식 장비로 애싱 전 처리 한 후, 약액 처리를 위해 낱장의 웨이퍼를 일정량 모아서 배치식 장비로 처리한다. 이렇게 되면 공정 불량 발생시, 약액의 소모를 줄이기 위해서는 일정량 모아질 때까지 대기하여 처리하여 시간 소모가 커지며, 시간 소모를 줄이기 위해서는 낱장으로 처리하여야 하기 때문에 약액 손실이 커져 비경제적일 수 밖에 없다. 따라서 본 연구에서는 이러한 문제점을 해결하기 위해, 매엽식 장비로 무기 용제를 이용하여 효율적으로 포토레지스트를 제거하는 방법에 대해서 평가를 실시하였다. 평가 결과 krF 포토 레지스트 웨이퍼에 대해서 완전 박리하는 결과를 얻었으며, 160nm 기준 파티클 50개 미만의 결과를 얻었다.

• The Korean Journal of Applied Statistics
• /
• v.35 no.3
• /
• pp.407-419
• /
• 2022

The semiconductor fabrication process is complex and time-consuming. There are sometimes errors in the process, which results in defective die on the wafer bin map (WBM). We can detect the faulty WBM by finding some patterns caused by dies. When one manually seeks the failure on WBM, it takes a long time due to the enormous number of WBMs. We suggest a two-step approach to discover the probable pattern on the WBMs in this paper. The first step is to separate the normal WBMs from the defective WBMs. We adapt a hierarchical clustering for de-noising, which nicely performs this work by wisely tuning the number of minimum points and the cutting height. Once declared as a faulty WBM, then it moves to the next step. In the second step, we classify the patterns among the defective WBMs. For this purpose, we extract features from the WBM. Then machine learning algorithm classifies the pattern. We use a real WBM data set (WM-811K) released by Taiwan semiconductor manufacturing company.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.142.1-142.1
• /
• 2015

웨이퍼 표면에서 부유 전위 분포를 측정하기 위해서 웨이퍼형 탐침 배열을 제작하고 측정회로를 만들었다. 아르곤 플라즈마의 경우 낮은 압력에서 부유 전위의 분포는 중심에서 최대값을 갖는 포물선 형태로 나타났다. 하지만 음이온 가스의 압력이 증가함에 따라 부유 전위의 분포가 현저하게 변화했다. 가스 압력이 높아짐에 따라 비국부적이었던 플라즈마의 방전 특성이 국부적으로 변화했기 때문이다. 이외에도 음이온도 부유 전위의 분포를 변화시킬 수 있음을 확인하였다. 이 연구는 반도체 제조 공정에서 웨이퍼 표면에서 전하 축적에 의한 손상을 이해하는데 도움이 될 것으로 기대된다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2005.05a
• /
• pp.146-150
• /
• 2005

상온/상압의 분위기에서 코로나 분사 합성법을 이용하여 반도체 실리콘 나노 입자를 제조하였으며, 실리콘 입자의 전기적 특성을 관찰하기 위해 p-type 실리콘웨이퍼 위에 실리콘 나노 입자를 증착시켰다. 이때, 제조된 실리콘 나노 입자의 크기는 약 10 nm이었으며 기하표준편차는 1.31로 단분산성을 나타내었다. 이러한 조건에서, 실리콘 나노 입자의 양자 점 효과를 이용한 비휘발성 반도체 메모리를 제조하여 메모리효과를 분석한 결과, flat band voltage의 차이가 약 1.5 Volt 발생함을 확인하였다.

• Journal of Korea Multimedia Society
• /
• v.13 no.3
• /
• pp.400-409
• /
• 2010

This paper presents a position error recognition system when the wafer is mounted in cleaning equipment among the wafer manufacturing processes. The proposed system is to enhance the performance in cost and reliability by preventing the wafer cleaning system from damaging by alerting it when it is put in correct position. The key algorithms are the calibration method between image acquired from camera and physical wafer, a infrared lighting and the design of the filter, and the extraction of wafer boundary and the position error recognition resulting from generation of circle based on least square method. The system is to install in-line process using high reliable and high accurate position recognition. The experimental results show that the performance is good in detecting errors within tolerance.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.22 no.1
• /
• pp.321-326
• /
• 2021

This paper presents a technique to minimize damaged wafers during loading. A thin wafer used in solar cells and semiconductors can be damaged easily. This makes it difficult to separate the wafer due to surface tension between the loaded wafers. A technique for minimizing damaged wafers is to supply compressed air to the wafer and simultaneously apply a small horizontal movement mechanism. The main experimental factors used in this study were the supply speed of wafers, the nozzle pressure of the compressed air, and the suction time of a vacuum head. A higher supply speed of the wafer under the same nozzle pressure and lower nozzle pressure under the same supply speed resulted in a higher failure rate. Furthermore, the damage rate, according to the wafer supply speed, was unaffected by the suction time to grip a wafer. The optimal experiment conditions within the experimental range of this study are the wafer supply speed of 600 ea/hr, nozzle air pressure of 0.55 MPa, and suction time of 0.9 sec at the vacuum head. In addition, the technology improved by the repeatability performance tests can minimize the damaged wafer rate.

• 한국신재생에너지학회:학술대회논문집
• /
• 2007.11a
• /
• pp.232-232
• /
• 2007

• Journal of Korean Electronics
• /
• v.5 no.4
• /
• pp.129-133
• /
• 1985