• Journal of the Korean Society for Nondestructive Testing
• /
• v.21 no.6
• /
• pp.598-606
• /
• 2001

Recently, semiconductor packages trend to be thinner, which makes difficult to detect defects therein. A preconditioning test is generally performed to evaluate the reliability of semiconductor packages. The test procedure includes two scanning acoustic microscope (SAM) tests at the beginning and end of the entire test, in order to help detect physical defects such as delaminations and package cracks. In particular, of primary concern are package cracks and delaminations caused by moisture absorbed under ambient conditions. This paper discusses the failure mechanism associated with the moisture absorbed and encapsulated in semiconductors, and the use SAM to detect failures such as tracks and delaminations grown during the preconditioning test.

• Proceedings of the KAIS Fall Conference
• /
• 2009.12a
• /
• pp.850-853
• /
• 2009

반도체 조립공정에서 사용되는 Pick and Placement장비는 반도체패키지를 컴퓨터 비젼을 이용하여 위치 정렬하고 Placement Tray에 적재하는 장비로서 고속,고정밀도가 요구된다. 다변량 통계적 분석방법인 주성분 분석법은 주어진 데이터에서 특징이 되는 일정한 패턴을 찾는 방법으로 영상의 차원감소를 위해 최근 많이 사용되어지고 있다. 본 논문에서는 반도체패키지의 기하학적 형태를 이용하여 위치정렬을 하도록 한 후 성능을 검증하도록 하였다. 패키지 원영상에서 밝기값의 차이에 따른 윤곽선을 인식한 후, 각 위치값들을 주성분 분석법을 이용해 직선을 추출한 방법으로 위치정렬한 결과 신뢰할만한 위치정렬 성능을 보였다.

• Electronics and Telecommunications Trends
• /
• v.4 no.1
• /
• pp.16-34
• /
• 1989

반도체 산업에서 패키지는 반도체 재료 및 공정 분야와 같은 거대한 시장을 형성하는 중요한 분야이다. 소자가 다양해짐에따라 패키지의 형태도 다양해졌고 이에 따르는 패키지 재료 및 공정 분야가 특히 중요한 연구과제로 부상하고 있다. 현재 패키지 형태는 DIP형이 주류를 이루고 있으나 점차 CC형으로 변화 될 전망이며 탑재 기술면에서는 TAB 형태로 발전되는 추세를 보이고 있다. 국내 기술은 자체기술 개발 및 기술제휴를 통하여 시장이 점차 복잡화 다양화 하는 상황에서 기술개발에 전력을 쏟아 리드 프레임의 단일화, 도금기술의 향상으로 가격 절감을 통한 경쟁력 향상을 꾀하고 있다.

• Electronics and Telecommunications Trends
• /
• v.6 no.3
• /
• pp.3-12
• /
• 1991

현재 전자장비는 대부분 반도체소자로 구성되어 있어 이들 소자의 신뢰성이 매우 중요하다. 반도체소자의 신뢰성은 고장률로 표현되는데 실질적인 고장률은 사용현장에서 수집된 데이터에서 산출되지만 데이터 수집기간이 길고, 고장원인이 불분명하며, 수적으로도 빈약한 실정이다. 따라서 본고에서는 MIL-HDBK-217E의 고장률예측 모델을 이용하여 반도체소자를 제조기술, 패키지형태, 칩접착 상태별로 구분하여 고장률을 산출하였다.

• Journal of the Korea Convergence Society
• /
• v.8 no.11
• /
• pp.43-48
• /
• 2017

Semiconductors are leading the development of industrial technology, leading to miniaturization and weight reduction of electronic products as a leading technology, we are dragging the electronic industry market Especially, the semiconductor manufacturing process is composed of highly accurate and complicated processes, and effective production is required Recently, a vision system combining a computer and a camera is utilized for defect detection In addition, the demand for a system for measuring the shape of a fine pattern processed by a special process is rapidly increasing. In this paper, we propose a vision algorithm using mask image to detect scratch defect of semiconductor pockage. When applied to the manufacturing process of semiconductor packages via the proposed system, it is expected that production management can be facilitated, and efficiency of production will be enhanced by failure judgment of high-speed packages.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.22 no.1
• /
• pp.327-332
• /
• 2021

At the package level, semiconductor reliability inspections involves mounting a semiconductor chip package on a test socket. The form of the test socket is basically determined by the form of the chip package. It also acts as a medium to connect with test equipment through mechanical contact of the leads and socket leads in the chip package, and it minimizes signal loss in a signal transmission process so that an inspection signal can be delivered well to the semiconductor. In this study, a technique was applied to examine the interdependence of adjacent electrical transfer routes and the structure of adjacent electrical transfer paths. The goal was to enable short-circuit testing of fewer than 100 silicon test sockets through a single interface for life tests and precision measurements. The test results of the developed device show a test precision of 99% or more and a simultaneous test speed characteristic of 0.66 sec or less.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2010.04a
• /
• pp.417-420
• /
• 2010

반도체 패키지 제조공정 중에는 제품에 일련번호를 인쇄하는 마킹공정이 있다. 마킹 공정에서 새겨진 문자는 해당 관리기준에 따라 관리되고 있는데 최근 반도체 패키지의 소형화에 따라 인쇄된 마크문자의 틀어짐 정도가 관리기준에 미달되는 문제가 발생되고 있다. 본 논문에서는 마크문자의 검사 항목 중 tilted mark(angle mark) 검사를 위한 회전량 측정방법으로 golden section searching 방법을 적용한 고속 라돈 변환(radon transform)방법을 제안한다. 실험에서는 제안한 방법이 일반적인 라돈 변환에 비해 최대 약 21 배의 회전량 측정속도가 향상되는 것을 확인하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2016.11a
• /
• pp.113-113
• /
• 2016

반도체 웨이퍼 패키지 공정에는 솔더 범프용으로 주석-은 합금 도금액이 사용되어 왔다. 최근, 주석-은 도금 피막중의 은 함량의 불균일성, 불용성 양극의 사용에 의한 전압 상승. 은의 도금 치구에의 석출, 리플로 후의 보이드의 형성 등의 문제로 인하여 주석 단독 금속 도금에 의한 범프 형성이 실용화되었다. 본 연구에서는, 범프용 주석 도금액에서의 전류밀도, 금속이온의 농도, 유리산의 농도 및 첨가제의 농도가 범프 두께 균일성에 미치는 영향을 조사하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.05a
• /
• pp.184-184
• /
• 2015

주석-은 합금 도금액은 반도체 웨이퍼 패키지 공정에 사용되어지고 있으며, 기존의 저속 주석-은 합금 도금액 대비 개발된 고속 주석-은 합금 도금액은 10ASD 이상에서 안정된 사용이 가능하고 기존의 주석-은 합금에 비해 생산효율을 증가의 목표를 가지고 개발을 진행하게 되었다. 웨이퍼 도금 평가를 통해 범프 두께가 균일하고, 표면 형상이 균일한 약품임을 검증하였으며, 액관리가 편하고, Sn과 Ag의 석출 비율도 관리 가능한 제품을 개발하였다.

• Electronics and Telecommunications Trends
• /
• v.4 no.4
• /
• pp.17-33
• /
• 1989

Hermetic 패키지는 재질 특성상 Plastic 패키지보다 환경내구성이 우수하고 수명이 긴 장점이 있으나, 가격이 높고 사용자의 주문에 의한 수작업으로 수급이 어려운 단점이 있다. 한편 Plastic 패키지는 가격이 낮고 수급이 용이한 반면 환경 특히 습기로 인한 고장으로 Hermetic 패키지보다 신뢰도가 낮아서 고신뢰도를 요구하는 군사용 및 산업용기기에서의 사용은 기피되어 왔다. 그러나 최근 Plastic 패키지의 단점을 개선하려는 노력으로 반도체칩의 수율 향상과 더불어 습기에 강한 재료가 개발되고 웨이퍼 제조기술이 발전됨에 따라 Plastic 패키지의 신뢰도가 향상되어 통신기기등 산업용 기기에까지 사용영역을 확대해 가고 있다. 또한 국내의 통신시장 개방에 따라 통신시스팀의 성능개선 및 신뢰성 제고를 통한 대외 경쟁력이 요구되어 통신시스팀에 Plastic 패키지 사용에 대한 인식이 증대하는 추세이다. 본고에서는 IC 패키지(Hermetic, Plastic)의 특성 및 성능을 비교 분석하고 이와 병행하여 Plastic 패키지의 최근 기술동향을 파악함으로써 통신시스팀에 사용하는 IC 패키지에 대한 고려사항을 제시하였다.