• 제목/요약/키워드: 반도체공정

검색결과 1,914건 처리시간 0.029초

마스크 이미지를 이용한 반도체 패키지 스크래치 검출 연구 (A Study on Scratch Detection of Semiconductor Package using Mask Image)

  • 이태희;박구락;김동현
    • 한국융합학회논문지
    • /
    • 제8권11호
    • /
    • pp.43-48
    • /
    • 2017
  • 반도체는 산업 기술의 발전을 주도하고 있는 첨단기술로서 전자제품의 소형, 경량화 달성으로 전자산업 시장을 끌어가고 있는 상황이다. 특히 반도체 생산 공정은 정밀하고 복잡한 공정으로 이루어져 있어 효과적인 생산이 필요하며, 최근 불량 검출을 위하여 컴퓨터와 카메라를 융합한 비전 시스템이 활용되고 있고, 특수한 공정에 의하여 가공된 미세 패턴의 형상을 측정하기 위한 시스템의 수요가 급속하게 증대되고 있다. 본 논문에서는 반도체 패키지의 스크래치 결함을 검출하기 위하여 마스크 이미지를 이용한 비전 알고리즘을 제안한다. 제안 시스템을 통하여 반도체 패키지 생산 공정에 적용하면 생산관리를 원활하게 할 수 있고, 빠른 패키지의 불량 판정으로 생산의 효율성이 높아질 것으로 기대된다.

Flash Memory 공정기술

  • 신현상
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2006년도 춘계학술대회
    • /
    • pp.41-52
    • /
    • 2006
  • PDF

TFT-LCD의 공정기술 현황

  • 김철제
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2006년도 춘계학술대회
    • /
    • pp.53-76
    • /
    • 2006
  • PDF

OLED 공정기술 현황 및 미래

  • 박준영
    • 한국반도체및디스플레이장비학회:학술대회논문집
    • /
    • 한국반도체및디스플레이장비학회 2006년도 춘계학술대회
    • /
    • pp.77-98
    • /
    • 2006
  • PDF

반도체 자동화 생산을 위한 실시간 일정계획 시스템 재 구축에 관한 연구 : 300mm 반도체 제조라인 적용 사례 (Real-Time Scheduling System Re-Construction for Automated Manufacturing in a Korean 300mm Wafer Fab)

  • 최성우;이정승
    • 지능정보연구
    • /
    • 제15권4호
    • /
    • pp.213-224
    • /
    • 2009
  • 본 연구는 국내 300mm 웨이퍼를 이용하여 반도체 제품의 제조라인을 대상으로 수행 되었던 자동화 생산을 위한 일정계획 시스템 재 구축 프로젝트에 관한 내용이다. 본 프로젝트의 주요 목적은 반도체 제조라인 내의 세정, 확산, 포토, 증착과 같은 주요공정들을 대상으로 효율적인 일정계획 수립 알고리듬을 개발하고 그것을 실시간 일정계획 시스템에 구현함으로써 반도체 제조라인의 자동화 생산률을 향상시키는 것이다. 본 논문에서는 여러가지 주요 공정들 중 제한된 대기시간 제약과 배치공정의 특성이 존재하는 세정과 확산으로 이루어진 연속공정 구간을 대상으로 개발된 일정계획 알고리듬과 실시간 일정계획 시스템의 개발에 대한 내용에 초점을 두었다. 일정계획 시스템 재 구축 프로젝트가 시작 될 시점에 세정과 확산 공정의 자동화 생산률은 각각 50%와 10% 정도 였으나, 프로젝트 수행 완료 후에는 각각 91%와 83% 까지 자동화 생산률이 향상 되었다. 자동화 생산률의 향상은 작업자의 인건비 절감, 생산성의 향상, 지속적이고 편차 없는 생산을 의미한다.

  • PDF

교류 구동 LED 드라이버 IC에 관한 연구 (A study on AC-powered LED driver IC)

  • 전의석;안호명;김병철
    • 한국정보전자통신기술학회논문지
    • /
    • 제14권4호
    • /
    • pp.275-283
    • /
    • 2021
  • 본 연구에서는 저내압 반도체 공정으로 제작 가능한 교류 구동 LED 드라이버 IC를 설계하여, 그 성능들에 대한 시뮬레이션을 수행하였다. 교류 220V에서 직접 구동하기 위한 드라이버 IC를 제작하기 위하여 500V 이상의 항복전압을 만족하는 반도체 제조공정이 필요하다. 고내압 반도체 제조공정은 일반적인 저내압 반도체 공정보다 매우 높은 제조비용을 요구한다. 따라서 낮은 내압의 소자를 구현하는 반도체 공정기술로도 제작할 수 있도록 LED 드라이버 IC를 직렬로 설계하였다. 이는 입력전압이 고전압이라도 각 LED 블록마다 전압이 나누어 인가되는 것을 가능하게 한다. LED 조명회로는 220V에서 96%의 역률을 나타내고 있다. pnp 트랜지스터를 이용한 역률 개선 회로에서는 99.7%의 아주 높은 역률을 얻을 수 있으며, 입력전압의 변동과 관계없이 매우 안정된 동작을 보여주었다.

반도체 세정 공정에서의 초순수 (Application of ultra pure water in semiconductor wet cleaning process)

  • 송재인;박흥수;고영범;이문용
    • 한국막학회:학술대회논문집
    • /
    • 한국막학회 1996년도 제4회 하계분리막 Workshop (초순수 제조와 막분리 공정)
    • /
    • pp.149-153
    • /
    • 1996
  • 반도체 소자 제조 공정이 고 집적화 됨에 따라 습식 세정방법에 의한 세정공정의 중요성이 더욱 증가 되어지고 있으며, 특히 그 중에서 전체 세정공정의 약 절반을 차지하고 있는 Deionised water에 의한 rinsing 공정의 경우 ultrapure water의 quality가 최근 지속적으로 향상이 되어짐에 따라 많은 발전을 자져 왔다. 일반적으로 Deionised water에 함유하고 있는 TOC(total oxidisable components), bacteria, metallic impurity, desolved oxygen cencentration, colloidal material impurity (예를 들면 Silica, oraganic substrate)등은 ultra pure water의 quality를 결정하는데 매우 중요한 factor로 작용하고 있으며, 이러한 불순물들이 반도체 제조공정중 wafer surface에 흡착되어 졌을때 여러형태의 defect들을 유발한다고 알려져 있다. 그러나 pseudommonas, flavobacterlum, alcaligene등의 기 얄려진 bacteria들의 경우 Deionised water를 supply해주는 배관의 Inner surface에 잘 흡착 되지만 고온의 water 혹은 과산화수소수($H_{2}O_{2}$) 를 이용하여 주기적으로 처리 해줌으로 인하여 이에 대한 문제점을 어느정도 최소화 시킬수 있다. 위의 두가지 방법중 전자의 경우 chemical을 사용하지 않고, 유지 및 관리가 간편하며, 용존산소량을 줄일수 있다는 점에서 장점이 있으나, 전 ultra pure water의 system이 열적으로 안정해야 하고 경제적인 문제가 수반하는 단점을 가지고 있다. 후자의 경우, 미량의 과산화수소수 (1~10,000 ppm)를 이용해 처리 해주는 방법의 경우 경제적으로 큰 장점이 있고, 처리가 단순하다는 장점이 있으나 과산화수소수 자체에 포함하고 있는 높은 impurit level, 그리고 처리후 장시간의 flushing time을 가져야 한다는 단점등이 존재 하고 있다.

  • PDF

강자성체를 이용한 이중구조의 고균일도 플라즈마 발생장치

  • 김현준;조정희;채희선;조성원;정진욱
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
    • /
    • pp.492-492
    • /
    • 2013
  • 반도체 공정을 위한 원격 유도 결합 플라즈마(remote ICP)에서 플라즈마 균일도를 향상하는 연구를 진행하였다. 본 연구에서는고 균일도 플라즈마 발생을 위해 단면적이 다른 2개의 반응 용기를 상부와 하부에 설치하였으며, 각각의 반응 용기 외곽에 방전 코일이 위치하도록 구성하였다. 상부의 반응 용기는 외곽에 유도 코일을 권선하였고, 하부의 반응 용기는 고밀도의 플라즈마 생성을 위해 강자성체를 이용하여 권선하였으며, 강자성체는 쿼츠관을 둘러 싼 구조로 되어 있다. 0.5-1 Torr 공정 압력 범위의 아르곤 기체에서 전체 2500 W의 전력을 인가하였고, 임피던스 정합회로로부터 각각 병렬로 연결된 방전 코일에 전력이 분배되어 인가되는 구조로 설계하였다. 반도체 공정을 위한 플라즈마 균일도를 분석하기 위해 wafer의 위치에서 부유 탐침법을 적용하여 wafer 중심부로부터 반경 방향으로 위치를 변화시키며 플라즈마 밀도와 전자온도를 측정하였다. 동일한 공정 조건에서 하부에 강자성체를 사용하여 권선한 이중 구조의 경우 하나의 방전 코일을 이용한 구조 대비 플라즈마 밀도가 증가하였고, 플라즈마 균일도가 크게 향상됨을 보였다. 강자성체를 이용한 하부 코일에 의해 wafer 외곽 부분의 밀도가 높은 분포를 갖는 플라즈마가 형성되고, 상부의 유도코일에 의해 wafer 중심부에 밀도가 높은 플라즈마가 형성되어 wafer의 플라즈마 균일도가 개선된다. 또한, 강자성체를 이용한 하부 코일에 의해 고밀도의 플라즈마가 형성되므로 반도체 공정을 위한 장비에서 플라즈마 균일도의 개선과 밀도의 향상으로 대면적 Dry Strip 공정 (450mm)에 적용 가능하다.

  • PDF

전기장 시물레이션을 이용한 플라즈마밀도에 관한연구

  • 윤명수;조태훈;장용준;최장훈;남창길;권기청
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2010년도 제39회 하계학술대회 초록집
    • /
    • pp.137-137
    • /
    • 2010
  • 현재 반도체의 공정 중 80% 이상이 플라즈마를 사용하는 공정이며 태양전지나 디스플레이의 공정에서 플라즈마를 이용하는 공정이 점차 증가하고 있다. 따라서 공정의 재현성과 안정성의 향상에 대한 요구도 증가하고 있다. 이러한 요구들을 달성하기 위하여 공정에 직접 이용되고 있는 플라즈마의 특성을 파악하는 것은 필수적인 요소이다. 본 연구에서는 전기장 시물레이션을 사용하여 플라즈마 밀도(Plasma density)를 계산하였다. 그리고 실제 반도체 식각 공정에 사용되고 있는 플라즈마 밀도를 량뮤어 프로브로 측정하여 시물레이션 값과 비교하여 최적의 공정조건을 찾아보았다.

  • PDF