• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.596-596
• /
• 2013

본 연구에서는 Carbon nanotube 용액을 brush-painting 시스템을 이용하여 유연성 있는 PET 기판 위에 고품위의 플렉시블 투명전극을 제작하였다. CNT 박막의 두께에 따른 특성을 알아보기 위해 brushing 횟수를 증가시켜 UV/Vis Spectrometry, four-point probe 및 Hall measurement를 이용하여 전기적, 광학적특성을 알아보았다. 최적조건인 bilayer의 CNT 박막은 244 Ohm/sq.의 면 저항과 550 nm에서 68％의 투과도를 얻을 수 있었다. CNT 박막의 기계적 응력에 따른 전기적 안정성을 알아보기 위해 bending test를 진행하였다. 10,000번 구부려도 저항의 변화가 거의 없어 이 박막이 플렉시블한 소자에 적합하다는 것을 알았다. 유기태양전지의 적용 가능성을 알아보기 위해 CNT 박막을 유기태양전지의 anode 층으로 적용하여 1.6％ (VOC: 0.566(V), $J_{SC}$: 7.118(mA/$cm^2$), Fill Factor: 40.49(％))의 효율을 얻어 유기태양전지 소자의 적용 가능성을 알았다. 최종적으로 실험에서 성막된 CNT 박막은 기존의 CVD공정과 같은 복잡한 공정 대신에 쉽고 간편하게 고품위의 flexible brush-painting Carbon nanotube (CNT) 투명전극을 제작 하여 플렉시블한 유기태양전지 소자의 가능성을 알아보았다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.130-130
• /
• 2000

타이타늄(CP Ti)과 타？늄합금은 인체의 골격을 구성하고 있는 물질과 가장 흡사한 물리적 성질과 우수한 생체적합성으로 인해 임플란트용 재료로 많이 사용되고 있으며, 최근에 인공관절이나 치근으로의 사용이 증가하고 있다. 그러나 교합면에서의 취약한 마모특성으로 인해 wear debris에 의한 골 흡수 및 이완 등을 야기하는 문제점으로, 이의 개선에 관한 연구가 활발히 진행되어 왔다. 다이아몬드상 카본 (Diamond-Like-Carbon) 박막은, 다이아몬드와 유사한 높은 경도, 내마모성 그리고 화학적 안정성 등의 매우 우수한 물리화학적 특성을 가지고 있는 박막재료로 고체 윤활박막으로서 hard disk나 VCR head drum의 보호막, 우주항공기의 bearing 재료코팅 등으로의 적용이 최근에 급격히 증가하고 있다. 본 연구에서는 이와 같은 특성을 지닌 다이아몬드상 카본 박막의 생체재료로의 적용을 위해, CP Ti과 Ti-6Al-4V에 13.56MHz를 사용하는 r.f PACVD법으로 DLC를 증착하여 생체적합적 특성을 조사하였다. C6H6 가스를 사용하여 1$\mu\textrm{m}$의 두께로 DLC 박막을 증착하였으며, 기판과의 밀찰력 향상을 위해 Si을 증간층으로 합성하였다. 마모특성은 pin-on-disk type wear tester을 사용하였으며 직경 5mm의 ruby ball로 실험을 수행하였다.

• Korean Journal of Crystallography
• /
• v.4 no.2
• /
• pp.92-99
• /
• 1993

ZnO thin films were depositsd by Plasma enhanced CVD (PUW) using Diethylzinc and N2O gas, and micro-structue of ZnO thin films were investigated ZnO thin films composed of micro-crystallites was deposited at the substrate of loot. However, highly c-axis oriented ZnO thin films were deposited on the glass substrates above 200℃. TEM analysis revealed that an epitaxial (002) ZnO thin film was deposited on c-plane sapphire substrate at the substrate temperature of 350℃, and More patterns showing partial dislocation were observed at the grain boundary.

• Journal of the Korean Magnetics Society
• /
• v.16 no.1
• /
• pp.71-74
• /
• 2006

Transport and tunneling measurements of nanostructured superconducting thin films are presented. To understand the effects of film morphology on their superconducting properties, thermal annealing experiments have been performed. The transition temperature increases with thermal annealing temperature towards the bulk value. Also, thermal annealing results in a shift of transverse phonon mode. These can be understood with changes in film morphology and suggest its importance on the superconducting state properties.

• Journal of the Microelectronics and Packaging Society
• /
• v.4 no.2
• /
• pp.47-54
• /
• 1997

Pt/SiO2/Si을 기판으로 사용하고 RF 마그네트론 스퍼터링에 의한 (Ba, Sr)TiO3 (BST) 씨앗층을 약 10nm 정도의 두께로 입힌 다음 그 상부에 화학 기상증착법으로 BST를 증착하여 BST seed layer가 CVD BST 박막의 특성에 미치는 영향을 조사하였다. 또한 급 속열처리가 BST 박막과 커패시터의 특성에 미치는 영향도 조사하였다. Seed layer와 급속 열처리에 의해 박막의 결정성이 향상되었으며 이로인해 유전상수가 증가되었고 주파수에 대 한 유전특성도 개선되었다. Seed layer를 도입함으로써 BST 박막과 Pt 하부전극 사이의 계 면에 존재하고 있는 산소부족\ulcorner이 사라짐을 확인할수 있었으며 이로 인해 Pt/BST/Pt 커\ulcorner 시터의 누설전류가 감소하였다. 또한 급속 열처리에 의해 BST/Pt 계면에서 트랩된 전자의 농도가 감소함으로써 누설전류 특성이 개선됨을 알수 있었다. Seed layer 위에 증착된 CVD BST 박막의 유전상수는 증착온도가 증가함에 따라 증가하였으나 누설전류도 같이 증가하 였다.

• Proceedings of the KIEE Conference
• /
• 2002.06a
• /
• pp.158-160
• /
• 2002

초정밀 박막저항을 제조하기 위하여, 3원계 5lwt%Ni-4lwt%Cr-8wt%Si 합금 타겟(Target)을 가지고 DC/RF 마그네트론 스퍼터를 이용하여 박막 저항을 제조하였고. 낮은 저항온도계수(TCR)를 가지는 박막을 만들기 위해 스퍼터링 제조공정의 변화에 따른 박막의 미세구조와 전기적인 특성을 조사하였다. 스퍼터링 제조공정 변수로써 스퍼터링 Power를 변화시켰고. 제조된 박막은 공기 중에서 400[$^{\circ}C$]까지 열처리하였다. 반응압력을 감소시킴에 따라 TCR값은 감소하였고, 기판온도 및 열처리 온도의 증가에 따라 TCR값도 증가하였다. 또한. 저항온도계수값은 DC와 RF의 변화에 따라 +52, -25(ppm/$^{\circ}C$)의 TCR값을 나타냈다 이와 같은 결과로부터 제조공정을 변화시킴에 따라 면저항 및 저항 온도계수의 제어가 가능함을 알 수 있었다.

• Electrical & Electronic Materials
• /
• v.3 no.3
• /
• pp.187-194
• /
• 1990

광자기 메모리용 재료인 비정질 TbFe 박막을 대상으로 열자기 기록시 박막에 분포하는 온도와 이때 만들어지는 bit의 크기간에 상호관련성을 조사하였다. 레이저 조사에 의해 가열된 박막의 온도분포는 유한요소법을 이용한 열전달 해석에 의해 계산하였다. 레이저 가열종료 직전 박막 면에 분포하는 온도 contour로 부터 bit 크기를 예측하였다. 여기서 bit 크기는 온도 상승에 따라 보자력이 약화되어 외부자계와 박막반자장의 합력이 역자구를 만들어 준다고 가정하여 이 경계가 되는 온도(Tcrit)로 이루어지는 등온선의 크기로부터 정하였다. 열자기 기록 실험으로부터 기록 bit의 크기(Dmeas.)을 측정하여 레이저조사조건별로 예측한 bit크기(Dpred.)와 비교하였다. 특히, 레이저 pulse시간 변화에 따른 여러온도의 등온선 contour 직경변화를 조사하여 실측한 bit크기와 비교 검토함으로써 bit형성에 미치는 온도분포의 영향을 조사하였다. 이 결과 레이저 pulse시간이 길어지거나 레이저 power가 상대적으로 작을때 실측한 bit크기가 예측된 bit크기보다 커지는 것으로 나타났으며 이는 Tcrit 온도구배가 완만해질수록 bit경계가 되는 온도가 낮아지는 것으로 해석된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.110-110
• /
• 2000

Sol-Gel법은 산화물 전구체(precursor) 상태인 Sol상태로부터 가수분해, 중, 축합반응을 거쳐 최종적으로 Gel 산화물을 합성하는 방법이며 기존의 세라믹스를 합성할 수 있고 고순도의 균질한 화합물을 용이하게 얻을 수 있는 특징이 있다. 최근 전자부품이 소형, 경량화되는 추세에 따라 전자 세라믹스분야에서도 박막화가 대두되고 있는 가운데 Sol-Gel법은 dipping, spining 및 spray 법등을 이용하여 박막의 제작이 가능하며 CVD, PVD, sputtering 법등과 같은 박막제작에 비하여 장비가 복잡하지 않으면서 제작기법이 간단한 이점을 가지고 있다. 소재면에서 볼 때 TiO2 물질은 물리적, 화학적으로 안정하고 굴절율, 착샐율 및 반사율 등이 우수한 재료로서 세라믹스 콘센서, 압전소자, 습도센서와 가스센서분야등에 있어서 중요한 위치를 점하고 있어서 연구자들에게 많은 관심을 가지게 하였다. 본 연구에서는 Sol-Gel법에 의해 TiO2 Sol을 합성한 후 dipping 법으로 박막을 제작하고 박막의 전기전도 특성 및 습도센서소재로의 개발을 위해 습도감지특성에 주목하였고 경시변화로 인해 생성된 Gel powder의 물성에 대해서도 검토하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.306-306
• /
• 2013

p-type Si(100)기판위에 Al2O3 박막을 증착하고 Si/SiO2 박막을 연속 증착하여 태양전지를 제작하였다. Si/SiO2 박막을 연속으로 증착하면 양자 구속이 일어나고 이로 인한 유효밴드 갭이 증가하게 되고, tunnel effect와 계면에서의 passivation 효과를 기대할 수 있다. 이런 효과들을 이용하여 고효율 태양전지를 기대 할 수 있다. 본 연구에서는 Remote Plasma Atomic Layer Deposition(RPALD)를 이용하여 Al2O3를 증착하였고 RF-Magnetron Sputter와 e-beam Evaporator 장비를 이용하여 Si/SiO2을 증착하였다. 전극으로는 Ti/Ag와 Al을 이용하였다. Solar simulator 장비를 이용하여 cell의 전기적 특성 평가를 평가하였고(Fig. 1) QE 측정장비를 통해 파장대의 따른 광학적 측정을 하였다(Fig. 2). ellipsometer 장비와 ${\alpha}$-step 장비로 박막과 전극의 두께를 측정하였고 4-point prove 장비를 이용하여 면저항, 저항율을 측정 평가하였다. 또한 I-V, C-V 측정 결과 터널링 현상이 일어나는 것을 확인 하였으며, Si/SiO2 다중 박막을 연속 증착 할수록 cell 효율이 더 좋게 나온다는 것을 확인하였다.

• 전기의세계
• /
• v.38 no.4
• /
• pp.12-19
• /
• 1989

16Mb DRAM을 개발하는데 필요한 주요한 기술적인 문제점으로 설계면에서는 전력소모, Noise, Vcc내부 전압강하회로를 들 수 있다. 기술적인 면은 CELL을 어떻게 형상화느냐에 따라 문제가 다르게 나타나나 단차에 따른 photo/etching, 박막의 leakage전류와 reliability, short channel에 따른 transistor특성의 안정화등이 있다. 특히 16Mb에서는 stack형, stack과 trench의 병합형이 cell의 주요형태가 될 전망이다.