• Proceedings of the Korea Multimedia Society Conference
• /
• 1998.04a
• /
• pp.355-360
• /
• 1998

병렬처리 컴퓨터는 하드웨어, 소프트웨어적인 두 가지 측면에서 동시에 만족되어질 때 최적의 성능 향상을 가져올 수 있다. 본 연구는 다양한 토폴로지를 제공하고 가격대 성능비가 좋은 트랜스퓨터상에서 자료간 종속 관계에 있는 병렬 코드를 수행하는 방법들을 소프트웨어적인 기법을 통해 알아보고 종속 관계에 있는 자료 처리 시 프로세서 수의 증가를 통한 속도향상을 실험하였다. 그 결과 본 논문에서 제시한 코드로 자료의 교환량을 최소화하기 위한 기법인 경우 프로세서의 수가 2개 일 때 cost-effective임을 제시하였다. 따라서 트랜스퓨터에서 효율적인 병렬 처리를 위해서는 각 node의 토폴로지, 자료분산 모델, processor의 개수들이 반드시 고려되어야 한다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2002.05d
• /
• pp.1007-1011
• /
• 2002

소형 플랫폼에 자바 언어를 구동하기 위한 PJAVA VM(이하 PVM)이 많은 관심을 끌고 있다. PVM 역시 JVM과 같이 클래스 로더, 서브시스템, 런타임 데이터 영역 (메소드 영역, 힙 자바 스택, PC레지스터, 원시 메소드 스택), 실행 엔진으로 구성되어 있다. 본 논문의 서론은 PDA 및 set-top등을 소개하고 JAVA 언어를 구동하기 위해 필요한 플랫폼을 소개하고, J2ME와 PJAVA를 관계를 소개하였다. 관련연구는 PVM의 메소드 구조에 대해 연구하였다. 그리고 본론으로 PVM에서 프로세서 마무리 처리과정을 분석하고 이 과정에서 프로세서의 종료 작업 알고리즘을 개선 하였다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2000.11a
• /
• pp.557-560
• /
• 2000

웹 환경의 많은 유휴상태 호스트를 이용하여 작업이 병력 처리가 가능하다. 그러나, 이로 인해 발생하는 호스트들의 가용성 및 웹의 가변성을 예측하기는 힘들다. 본 논문에서 제시한 시스템 WebSM은 작업에 대한 효율적인 병렬 처리를 위한 적응적 작업 할당 기법을 제시한다 또한 호스트들의 자유로운 연산 참여에 따른 작업 재할당 기법과 결함 및 삭제로 인해 미수행된 일부분의 작업 처리가 가능하도록 동적 작업 프로세서 관리 스킴을 제시한다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 1995.06a
• /
• pp.149-153
• /
• 1995

본 논문에서는 TI(Texas Instrument)사의 범용 디지탈 프로세서인 TMS320C30을 이용하여 MPEG-2 계층2(Layer II) 오디오 부호화 알고리듬의 실시간 처리가 가능한 시스템을 구현하였다. 구현한 시스템은 1 채널의 오디오 신호를 처리하기 위한 Slave 보드 5개와 채널 멀티플렉싱과 부가 처리를 위한 Master 보드 1개로 이루어져 있다. MPEG-2 알고리듬의 각 단계별 소요시간을 계산한 후, 이를 바탕으로 각 프로세서에 할당하는 작업량을 조정하여 실시간 처리에 적합한 시스템을 구현하였다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2002.11a
• /
• pp.283-286
• /
• 2002

디지털 방송 시대를 맞아 별도의 테이프 없이 방송프로그램을 24시간 이상 녹화할 수 있는 개인용 비디오 녹화기에 대한 관심이 높아지고 있다. 본 논문에서는 인텔사의 스트롱암 프로세서(SA-1110)를 이용하여 임베디드 시스템을 구현하고 하드디스크드라이브를 연결하고 운영체제로 리눅스를 사용하여 PVR(Personal Video Recorder)용 하드디스크드라이브를 내장한 임베디드 시스템을 구현하였다. 본 논문에서는 플래시 메모리에 부트로더, 리눅스커널과 램디스크를 JTAG을 통해서 저장하고 스트롱암프로세서에서 리눅스 운영체제를 통하여 외부 인터페이스를 제어하게 된다. 치부 인터페이스로는 이더넷과 시리얼 통신을 제공한다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2002.05c
• /
• pp.44-48
• /
• 2002

본 논문에서는 한국형 디지털 서명 표준인 KCDSA에서 사용할 목적으로 개발된 국내 해쉬 함수 표준인 HAS-160 알고리즘을 VLSI 설계하였다. 하나의 단계연산을 하나의 클럭에 동작하고 단계연산의 핵심이 되는 4개의 직렬 2/sup 3/ 모듈러 가산기를 CSA(Carry Save Adder)로 구현하여 캐리 전파시간을 최소로 하고 HAS-160 해쉬 알고리즘의 특징인 메시지 추가생성을 사전에 계산하여 지연시간을 줄이는 설계를 하였다. 설계된 해쉬 프로세서를 0.25 urn CMOS 스탠다드 셀 라이브러리에서 합성한 결과 총 게이트 수는 약 21,000개이고 최대 지연 시간은 5.71 ns로 최대 동작주파수 약 175 MHz서 약 1,093 Mbps의 성능을 얻을 수 있었다.

• Journal of Korea Multimedia Society
• /
• v.16 no.2
• /
• pp.198-205
• /
• 2013

In this paper, the performance of multicore processor architecture is analyzed which utilizes out-of-order superscalar processor core using multiple basic block execution. Using SPEC 2000 benchmarks as input, the trace-driven simulation has been performed for the out-of-order superscalar processor with the window size from 32 to 64 and the number of cores between 1 and 16, exploiting multiple basic block execution from 1 to 4 extensively. As a result, the multicore out-of-order superscalar processor with 4 basic block execution achieves 22.0 % average performance increase over the same architecture with the single basic block execution.

• Journal of Korea Multimedia Society
• /
• v.3 no.3
• /
• pp.309-319
• /
• 2000

The purpose of a parallel scheduling under a multiprocessor environment is to carry out the scheduling with the minimum synchronization overhead, and to perform load balance for a parallel application program. The processors calculate the chunk of iteration and are allocated to carry out the parallel iteration. At this time, it frequently accesses mutually exclusive global memory so that there are a lot of scheduling overhead and bottleneck imposed. And also, when the distribution of the parallel iteration in the allocated chunk to the processor is different, the different execution time of each chunk causes the load imbalance and badly affects the capability of the all scheduling. In the paper. we investigate the problems on the conventional algorithms in order to achieve the minimum scheduling overhead and load balance. we then present a new parallel loop scheduling algorithm, considering the locality of the data and processor affinity.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2003.11a
• /
• pp.43-46
• /
• 2003

본 논문에서는 영상의 특성을 이용하여 TM1300 미디어 프로세서에 적합한 효율적인 움직임 탐색방법을 제안한다. 주위 블록간의 공간 상관 관계를 이용해 예측 움직임 벡터를 구하고 이를 기준으로 탐색 영역을 축소하여 전체 연산량을 줄인다. TMI1300의 특성을 활용하여 메모리 사용 효율 증대 및 비교, 분기의 사용을 줄여 최적화에 유리한 움직임 예측 방법을 제안한다. 제안된 방법을 Philips 140 MHz IM1300 상의 MPEG-4 SP@L3 (Simple Profile Level 3) 부호화기에 적용한 결과 화질은 전역 탐색 방법에 근접하며 기존의 고속 움직임 예측 방법에 비해 메모리 접근 및 처리 속도 면에서 향상된 성능을 보였다.

• The KIPS Transactions:PartA
• /
• v.18A no.3
• /
• pp.99-108
• /
• 2011

Processor technology is currently continued to parallel processing techniques, not by only increasing clock frequency of a single processor due to the high technology cost and power consumption. In this paper, a SIMD (Single Instruction Multiple Data) based parallel processor is introduced that efficiently processes massive data inherent in multimedia. In addition, this paper proposes pixel subword parallel processing instructions for the SIMD parallel processor architecture that efficiently operate on the image and video pixels. The proposed pixel subword parallel processing instructions store and process four 8-bit pixels on the partitioned four 12-bit registers in a 48-bit datapath architecture. This solves the overflow problem inherent in existing multimedia extensions and reduces the use of many packing/unpacking instructions. Experimental results using the same SIMD-based parallel processor architecture indicate that the proposed pixel subword parallel processing instructions achieve a speedup of $2.3{\times}$ over the baseline SIMD array performance. This is in contrast to MMX-type instructions (a representative Intel multimedia extension), which achieve a speedup of only $1.4{\times}$ over the same baseline SIMD array performance. In addition, the proposed instructions achieve $2.5{\times}$ better energy efficiency than the baseline program, while MMX-type instructions achieve only $1.8{\times}$ better energy efficiency than the baseline program.