• Proceedings of the Korean Society of Computer Information Conference
• /
• 2018.07a
• /
• pp.355-356
• /
• 2018

본 연구에서는 드론 기술을 응용한 부력조형물의 수평 및 수직 자세제어에 관한 연구를 수행 하였다. 기존의 공중부양 조형물은 헬륨 Gas를 이용한 애드벌룬이 대표적으로 로프를 이용한 단순한 공중부양 조형물이었다. 본 연구에서는 이러한 공중부양 조형물에 로프를 없애고 드론 기술을 응용한 프로펠러로 공중부양 조형물의 자세를 제어하는 방법을 연구하였다. 시스템 구성은 단일 제어기로서의 역할보다 시스템 구성요소로서의 역할이 매우 중요해지므로 조형물의 제어시스템, 다양한 센서등의 연동되어지는 전체의 제어기로 확장시켜 사용되는 퓨전 시스템의 방향으로 구성하였다. 부력조형물의 수평 및 수직제어를 위하여 사용된 센서는 2축의 자이로센서와 3축의 가속도센서를 사용하였다. 프로펠러와 연결된 BLDC모터를 효율적으로 제어하기 위한 알고리즘으로 PI 알고리즘을 이용하였다. 시스템의 성능 향상을 위한 효율적인 동적 작업부하 균등화와 시스템 자원인 CPU와 메모리를 효율적으로 사용하여 고성능 컴퓨팅 시스템의 처리량을 최소화하고, 센싱 및 제어의 수행시간을 최소화하였다. 본 연구에서는 PI 알고리즘을 시스템에 적용하여 응답특성 실험을 행한 결과 시뮬레이션에 의한 응답 결과와 잘 일치하였으며 그 유용성이 검증하였다.

• Journal of KIISE:Software and Applications
• /
• v.28 no.7
• /
• pp.467-477
• /
• 2001

반응적 타부 탐색은 단순한 타부 탐색과 비교해서 중장기 메모리를 이용한 학습을 통하여 타부리스트의 크기를 반응적으로 변화시킴으로써 NP-hard 문제에 속하는 다양한 조합 최적해 문제에 대해서 좋은 해를 효율적으로 찾는다. 본 논문에서는 반응적 타부 탐색에 있어서 중장기 메모리를 이용한 탈출 메커니즘으로 이웃 해 전략 전환 메커니즘이라는 개념을 제시한다. 제시된 이웃 해 전략 전환 메커니즘을 이용한 반응적 타부 탐색을 특정 공과 대학의 강의 시간표 작성 문제와 외판원문제 (traveling salesman problem)에 적용하여 기존의 반응적 타부 탐색과 비교 분석을 하였다. 전산 실험 결과 제시된 알고리즘은 기존의 반응적 타부 탐색 알고리즘에 비교하여 더 좋은 해를 더 짧은 시간에 찾아주었다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2003.11a
• /
• pp.165-168
• /
• 2003

네트워크 시스템이 발달하면서 다양한 컴퓨터들을 연결하는 클러스터링 시스템 구축이 용이해졌다. 이러한 이기종 클러스터 환경을 구축함에 있어서 노드들간의 성능 분균형으로 인한 문제가 야기되는데 본 논문에서는 Message Passing 방식을 이용한 클러스터링을 구축함에 있어서 노드들의 자원의 정보를 이용하여 메모리의 과부하를 최대한 예방하여 작업을 메모리 여유가 있는 노드로 이주시킴으로써 시스템 안정성과 자원을 균등하게 사용할 수 있도록 제안하였다. 제안한 알고리즘을 구현하기 위해서 이기종 클러스터 환경에서 MPI를 이용하여 2차원 열에너지 전도 계산과 Matrix 곱셈 프로그램을 이용하여 제안한 알고리즘과 GSS, Send 알고리즘, Weighted Factoring알고리즘들과 상대 비교를 하였다.

• The Journal of Korea Institute of Information, Electronics, and Communication Technology
• /
• v.4 no.4
• /
• pp.278-285
• /
• 2011

This paper makes an analysis of the encoding structure and the decoding algorithm proposed by the DVB-S2 specification. The methods of implementing the LDPC decoder are fully serial decoder, the partially parallel decoder and the fully parallel decoder. The partial parallel scheme is the efficient selection to achieve appropriate trade-offs between hardware complexity and decoding speed. Therefore, this paper proposed an efficient memory structure for check node update block, bit node update block, and LLR memory.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2008.11a
• /
• pp.828-831
• /
• 2008

플래시 메모리(Flash Memory) 기술이 빠르게 발전하면서, 플래시 메모리 기반의 저장 장치가 개인용 컴퓨터나 엔터프라이즈 서버 시스템과 같은 시스템에 2차적인 저장 장치로써 사용가능해지고 있다. FTL(Flash Translation Layer)의 기본적인 기능은 플래시 메모리의 논리 주소를 물리 주소로 바꾸는 것임에도 불구하고, FTL의 효율적인 알고리즘은 성능과 수명에 상당한 효과를 가지고 있다. 이 논문에서는 MP3 플레이어와 디지털 카메라, SSDs(Solid-State Disk)와 같은 낸드 플래시 메모리(NAND Flash Memory) 기반의 어플리케이션을 위한 N : N+K 매핑을 사용하는 새로운 FTL 설계를 제안한다. 성능에 영향을 미치는 매개변수들을 분류하여, 다양한 워크로드 분석을 기반으로 FTL을 조사했다. 우리가 제안하는 FTL을 가지고, 낸드 플래시 어플리케이션 가동에 따라 어떤 매개변수가 최대 성능을 낼 수 있는지 알아낼 수 있고, 그 변수들을 유연하게 조정하여 성능을 더 향상시킬 수 있다.

• 한국게임학회지
• /
• v.6 no.1
• /
• pp.52-54
• /
• 2009

프로그램된 정보를 사용하는 자율 가상 캐릭터는 항상 반복된 패턴 행동을 하기 때문에 사용자가 흥미를 잃는 경우가 많고 현실성도 떨어진다. 본 논문에서는 이러한 문제점을 해결하기 위해, 자율 가상캐릭터가 자율적으로 인지한 정보를 저장하고 저장한 정보를 활용하여 상황에 맞는 행동을 수행할 수 있는 메모리 체계를 제안한다. 본 논문은 자율 가상 캐릭터가 시각 주목으로 인지한 정보를 저장하고 관리하는 메모리 체계의 모델을 제시한다. 메모리 용량을 효율적으로 사용할 수 있도록 게임 환경에 적합한 빠른 시각 주목 알고리즘을 연구하여 중요하고 눈에 띄는 정보만 저장한다. 자율 가상 캐릭터의 인지 메모리를 크게 시각 기억와 공간 관계 기억 구조로 구성한다. 시각 기억은 쿼드그래프로 구현된 저장 구조에 인지한 정보를 저장한다. 공간 관계 기억은 공간 관계 그래프 이론을 기반으로 객체들간의 방향과 거리 정보를 저장한다. 본 논문의 제안 방법을 가상 환경에서 실험한 결과, 자율 가상 캐릭터는 시각 주목 기능으로 3차원 가상 환경의 동적 객체까지 감지하여 자율적으로 정보를 주목하여 저장하고 있음을 확인했다. 자율 가상캐릭터는 메모리 정보를 활용하여 목표 객체를 빠르게 탐색하며 길찾기에 필요한 경로 계획을 수립한다. 성능면에서는 주목맵만들기 위한 특징맵으로 가장 주목할 수 있는 특징들로 구성하여 처리속도가 1.6배 이상 향상됨을 확인했다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.8
• /
• pp.41-52
• /
• 2009

In Motion JPEG2000 encoding, huge bandwidth requirement of data memory access is the bottleneck in required system performance. For the alleviation of this bandwidth requirement, a new embedded compression(EC) algorithm with a little bit of image quality drop is devised. For both random accessibility and low latency, very simple and efficient entropy coding algorithm is proposed. We achieved significant memory bandwidth reductions (about 53${\sim}$81%) and reduced code-block memory to about half size through proposed multi-mode algorithms, without requiring any modification in JPEG2000 standard algorithm.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.2
• /
• pp.114-121
• /
• 2013

As the weight of embedded memory within Systems-On-Chips(SoC) rapidly increases to 80-90% of the number of total transistors, the importance of testing embedded memory in SoC increases. This paper proposes IEEE std. 1500 wrapper based Programmable Memory Built-In Self-Test(PMBIST) architecture which can support various kinds of test algorithm. The proposed PMBIST guarantees high flexibility, programmability and fault coverage using not only March algorithms but also non-March algorithms such as Walking and Galloping. The PMBIST has an optimal hardware overhead by an optimum program instruction set and a smaller program memory. Furthermore, the proposed fault information processing scheme guarantees improvement of the memory yield by effectively supporting three types of the diagnostic methods for repair and diagnosis.

• Journal of KIISE:Computer Systems and Theory
• /
• v.30 no.5_6
• /
• pp.250-257
• /
• 2003

As the memory access time becomes slower relative to the fast processor speed, most systems use cache memory to reduce the gap. The cache performance has an increasingly large impact on the performance of algorithms. Blocking is the well known method to utilize cache and has shown good results in multiplying matrices and search trees like d-heap. But if we use blocking in the data structures which require rotation during insertion or deletion, the execution time increases as the data movements between blocks are necessary. In this paper, we have proposed the extended pairing heap algorithms using block node and shown by experiments that our structure is superior Also in case of using block node, we use less memory space as the number of pointers decreases.

• The Transactions of the Korea Information Processing Society
• /
• v.6 no.7
• /
• pp.1849-1857
• /
• 1999

We proposed the RPA (Recursive Partition Averaging) method in order to improve the storage requirement and classification rate of the Memory Based Reasoning. This algorithm recursively partitions the pattern space until each hyperrectangle contains only those patterns of the same class, then it computes the average values of patterns in each hyperrectangle to extract a representative. Also we have used the mutual information between the features and classes as weights for features to improve the classification performance. The proposed algorithm used 30~90% of memory space that is needed in the k-NN (k-Nearest Neighbors) classifier, and showed a comparable classification performance to the k-NN. Also, by reducing the number of stored patterns, it showed an excellent result in terms of classification time when we compare it to the k-NN.