• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.85-94
• /
• 2004

본 논문에서는 메모리 접근 연산을 레지스터 접근 연산으로 변환함으로써 레지스터를 할당하여 내장형 소프트웨어의 성능 향상을 도모할 수 있는 위한 레지스터 할당 기법을 제안한다. 제안된 방법에서는 프로파일링(Profiling)을 통하여 메모리 트레이스(trace)를 얻는다. 그리고 각 함수의 수행 횟수에 대한 프로파일링 결과로부터 높은 동적 호출 횟수를 가지는 대상 함수를 선정하여 제안된 레지스터 할당 기법을 적용한다. 이와 같이 최적화의 대상이 되는 함수의 수를 줄임으로써 전체적인 컴파일 시간을 줄일 수 있다. 최적화대상 함수의 메모리 트레이스를 탐색하여 레지스터 접근 연산으로 변경될 경우 수행 사이클을 줄일 수 있는 메모리 접근 연산을 찾는다. 찾아진 메모리 접근 연산에 대해서는 컴파일러의 중간단계 코드를 수정하여 프로모션 레지스터(promotion register)를 할당한다. 이와 같은 과정을 거쳐 메모리 접근 연산이 프로모션 레지스터에 대한 접근 연산으로 대체되고 이로부터 성능향상을 얻을 수 있다. 제안된 레지스터 프로모션 기법을 ARM과 MCORE 프로세서용 컴파일러에 적용한 후 MediaBench와 DSPStone 벤치마크를 이용하여 cycle count를 비교함으로써 성능을 측정하였다. 그 결과 ARM과 MCORE에 대하여 평균 14%와 18%의 성능향상을 얻을 수 있었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 가을 학술발표논문집 Vol.27 No.2 (1)
• /
• pp.207-209
• /
• 2000

주 메모리 데이터베이스 환경에서는 메모리 접근이 성능상의 병목으로 작용하므로 캐시접근 실패를 줄이는 것이 중요하다. 본 논문에서는 데이터베이스 디자인 단계에서 캐시를 고려하여 테이블을 수직 분할을 결정하는 방법을 제안한다. 캐시 접근 실패 횟수를 기반으로 하여 질의처리비용을 예상하는 비용식을 제안하고, 이를 최소로 하는 테이블 수직 분할을 찾는 휴리스틱을 제안한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2013년도 추계학술발표대회
• /
• pp.61-64
• /
• 2013

가상화는 가상의 자원이 물리적 자원에 접근할 수 있게 해주는 기술이며 VM(가상머신)을 다수 설치하여 VM의 수만큼 운영체제들을 이용할 수 있다. 이러한 가상화는 자원의 낭비를 막고 관리비용을 줄이기 위해 사용한다. 가상화 기술은 CPU, 메모리, I/O 가상화로 구분 지을 수 있으며 이 중 메모리 가상화 기술은 메모리 자원의 효율적인 사용을 가능하게 해준다. 여러 VM들이 실제 머신의 메모리보다 많은 메모리를 할당받아 사용하는 것이 가능한데 이것을 오버커밋 상태라고 한다. 중첩 가상화는 VM에 하드웨어 가상화 기법의 사용을 허용하게 하여 VM 위에 또 다른 VM이 동작할 수 있는 환경을 제공해준다. 이와 같은 (중첩) 가상화 환경에서의 메모리 접근은 일반적으로 하드웨어 지원을 통한 중첩 페이징 기법을 이용하여 메모리의 접근이 이루어진다. 본 논문에서는 오버커밋 발생 시 중첩 VM과 하이퍼바이저 VM의 성능 차이를 실험을 통하여 보여주고자 한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 봄 학술발표논문집 Vol.28 No.1 (A)
• /
• pp.325-327
• /
• 2001

IP 주소 검색은 고속 인터넷 라우터의 병목 지점이다. 소프트웨어 기반의 IP 주소 검색은 많은 경우, 트라이(trie)를 자료구조로 사용하고 있는데, 트라이에서의 가장 큰 문제점은 레벨별 검색이 메모리 접근 횟수와 비례한다는 점이다. 메모리 검색은 프로세서의 다른 연산에 비해서 시간을 많이 소모하는 작업이므로 검색 횟수를 줄임으로써 IP 주소 검색 시간을 단축할 수 있고, 이는 곧 라우터의 성능 향상을 의미한다. 본 논문에서는 트라이에 대해서 메모리 접근 횟수를 줄이는 효율적이고 간단한 기법을 제안하고 그 성능을 분석한다. 제안되는 기법을 적용하였을 때, 이진 트라이에 대해서 약 34%의 추가적인 메모리 사용으로 약 10% 정도의 성능 향상을 얻을 수 있었다. 또한 이 기법은 트라이에 기반한 모든 자료 구조에 일반적(generic)으로 사용될 수 있는 장점을 가진다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2006년도 가을 학술발표논문집 Vol.33 No.2 (A)
• /
• pp.276-280
• /
• 2006

몬드리안 메모리 프로텍션(Mondriaan Memory Protection)은 워드 단위까지 접근 권한 설정을 제공하는 메모리 보호 개념으로, 프로세서에서 요청하는 주소에 대하여 올바른 접근 권한을 가지고 있는지 검사한다. 기존 프로세서의 명령어 셋에 대한 추가 또는 변경과 프로그램 소스의 변경이 필요 없으면서도, 프로그래머 또는 사용자에 의해서 생길 수 있는 잘못된 메모리 접근을 원천적인 방법으로 방지할 수 있다. 본 논문에서는 몬드리안 메모리 프로텍션을 마이크로프로세서를 이용한 실제 하드웨어로 구현 하면서 발생 되는 고려 사항과 문제점에 대하여 짚어보고, 그 해결책을 제시하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (3)
• /
• pp.133-135
• /
• 1998

분산 공유메모리 시스템(DSM)의 성능 향상을 위해 일관성 모델의 측면에서 많은여구가 진행되었다. 분산 공유메모리 시스템의 성능을 저하시키는 가장 큰 요인은 거짓 공유 문제와 별도의 통신비용 문제를 들 수 있는데 , 동기화 연산에 의한 일관성 유지 방법, 흠-기반 접근방법 등의 보다 완화된 메모리 모델로서, 이러한 문제점을 해결하려는 연구가 진행되어 왔고, 어느 정도 타당한 결과를 보았다. 본 논문에서는 동기화 연산에 의한 일관성 모델을 기초로 동적 흠-기반 접근 방법을 제안하며, 이것은 흠에서의 이점 및 부하를 여러 프로세서에게 분산시켜 시스템 전반의 성능 향상을 가져온다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (A)
• /
• pp.603-605
• /
• 2000

분산 공유메모리 시스템(DSM)의 성능 향상을 위해 일관성 모델의 측면에서 많은 연구가 진행되었다. 분산 공유메모리 시스템의 성능을 저하시키는 가장 큰 요인은 거짓공유 문제와 별도의 통신비용 문제를 들 수 있는데, 동기화 연산에 의한 일관성 유지 방법, 홈-기반 접근방법 등의 보다 완화된 메모리 모델로서 이러한 문제점을 해결하려는 연구가 진행되어 왔고, 어느 정도 타당한 결과를 보였다. 본 논문에서는 동기화 연산에 의한 일관성 모델을 기초로 동적 홈-기반 접근방법을 제안하며, 이것은 홈에서의 이점 및 부하를 여러 프로세서에게 분산시켜 시스템 전반의 성능향상을 가져온다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (3)
• /
• pp.60-62
• /
• 1999

미세 회로 기술의 발전은 단일 칩에 집적될 수 있는 트랜지스터의 수를 지속적으로 증가시키고 있으며 이에 따라 설계의 복잡도 역시 크게 증가하고 있다. 이러한 설계 복잡도의 증가는 여러 기능 블록이 IP(Intellectual Property) 형태로 독립적으로 설계되어서 이들의 조합으로 새로운 시스템을 구성하는 시스템 온 칩(System On a Chi)과 같은 새로운 시스템 설계 방법에 대한 요구를 증가시키고 있다.[1]. 이런 시스템 온 칩에 사용될 메모리 시스템 역시 기존의 표준화된 메인 메모리 이 외에 각각의 다양한 응용에 적합한 맞춤형(Application Specific Standard Products) 내장 메모리 시스템 구조에 대한 필요성이 대두되고 있다. 이와 같이 특정 응용에 적합한 메모리 시스템을 설계할 수 있는 기본 정보를 제공해 주는 것이 필수적이다. 또한 이러한 정보에 따라 설계된 메모리 시스템에 대한 성능 평가할 환경도 함께 요구된다. 본 연구에서는 다양한 응용의 메모리 참조 특성을 분석하고 특성화하기 위하여 캐쉬 파라메터의 변화에 따른 캐쉬 접근 실패의 분포, 메모리 접근 영역의 분포, 참조 사이에 있는 유일한 참조의 수의 분포 등 다양한 정보를 제공해 주는 환경을 구축하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 한국컴퓨터종합학술대회 논문집 Vol.32 No.1 (A)
• /
• pp.727-729
• /
• 2005

현재 3차원 그래픽 가속기에서 성능 향상에 대한 문제점으로 대두되고 있는 것은 실제 화면에 그려지는 정보가 저장되는 프레임버퍼에 대한 접근 지연이다. 따라서 본 논문은 기존 픽셀 캐쉬가 포함된 래스터라이져 구조에서 캐쉬 읽기 접근 실패 시 발생하는 패널티와 이에 따른 프레임버퍼에 대한 지연이 발생하는 문제점을 개선하고자, 기존 래스터라이져를 래스터라이져와 합성기로 구분하고 그 사이에 캐쉬 읽기 접근 실패 시 프레임 버퍼에서 정보를 읽어오지 않는 깊이 캐쉬와 색상 캐쉬가 쌍을 이룬 픽셀 캐쉬 메모리 시스템으로 구성된 개선된 3차원 그래픽 가속기 구조을 제안하고 실험을 수행하였다. 실험 결과 제안하는 3차원 그래픽 가속기 구조가 기존 구조에 비해 캐쉬 접근 실패율이 약 $23\%$ 감소하였으며, 평균 메모리 접근 사이클이 $10\%-13\%$ 감소하였으며 이는 상당수의 프레임버퍼에 대한 접근 지연을 감소시킨 것이다. 합성기와 메모리 간의 대역폭은 약 $10\%$ 증가하지만 파이프라인의 작업에는 영향을 미치지는 않는다.

• 한국컴퓨터정보학회논문지
• /
• 제18권2호
• /
• pp.1-8
• /
• 2013

본 논문에서는 4Ghz의 빠른 클럭 속도의 CPU에 적합한 고성능 L1 캐시 메모리 구조를 제안한다. 제안된 캐시 메모리는 빠른 접근 시간을 위한 직접사상 캐시와 시간적 지역성을 고려한 2-way 연관사상 버퍼 그리고 버퍼 선택 테이블로 구성된다. 빠른 접근 시간을 보장하는 직접사상 캐시는 가장 최근 접근한 데이터를 저장하게 된다. 만약에 직접사상 캐쉬로부터 추출되는 데이터가 다시 참조되어질 높은 확률을 가지는 데이터이면 그 데이터들은 2-웨이 연관사상 버퍼로 선택적으로 저장되어 진다. 그리고 고성능과 저전력의 효과를 높이기 위하여 2-웨이 연관사상 버퍼중 하나의 웨이만 선택적으로 먼저 접근되어지며, 이러한 동작은 버퍼 선택 테이블에 의해 선택된다. 시뮬레이션 결과에 따르면, 에너지 소비와 평균 메모리 접근 시간을 고려한 에너지$^*$지연시간에서 두배 이상의 크기를 가지는 직접사상 캐시, 4-웨이 연관사상 캐시 그리고 희생 캐시에 비해 각각 45%, 70% 그리고 75%의 성능향상을 이루었다.