• Title/Summary/Keyword: 메모리버퍼

Search Result 307, Processing Time 0.027 seconds

The Instruction Flash memory system with the high performance dual buffer system (명령어 플래시 메모리를 위한 고성능 이중 버퍼 시스템 설계)

  • Jung, Bo-Sung;Lee, Jung-Hoon
    • Journal of the Korea Society of Computer and Information
    • /
    • v.16 no.2
    • /
    • pp.1-8
    • /
    • 2011
  • NAND type Flash memory has performing much researches for a hard disk substitution due to its low power consumption, cheap prices and a large storage. Especially, the NAND type flash memory is using general buffer systems of a cache memory for improving overall system performance, but this has shown a tendency to emphasize in terms of data. So, our research is to design a high performance instruction NAND type flash memory structure by using a buffer system. The proposed buffer system in a NAND flash memory consists of two parts, i.e., a fully associative temporal buffer for branch instruction and a fully associative spatial buffer for spatial locality. The spatial buffer with a large fetching size turns out to be effective serial instructions, and the temporal buffer with a small fetching size can achieve effective branch instructions. According to the simulation results, we can reduce average miss ratios by around 77% and the average memory access time can achieve a similar performance compared with the 2-way, victim and fully associative buffer with two or four sizes.

The buffer Management system for reducing write/erase operations in NAND flash memory (NAND 플래시 메모리에서 쓰기/지우기 연산을 줄이기위한 버퍼 관리 시스템)

  • Jung, Bo-Sung;Lee, Jung-Hoon
    • Journal of the Korea Society of Computer and Information
    • /
    • v.16 no.10
    • /
    • pp.1-10
    • /
    • 2011
  • There are the large overhead of block erase and page write operations in NAND flash memory, though it has low power consumption, cheap prices and a large storage. Due to the physical characteristics of NAND flash memory, overwrite operations are not permitted at the same location, so rewriting operation require after erase operation. it cause performance decrease of NAND flash memory. Using SRAM buffer in traditional NAND flash memory, it can not only reduce effective write operation but also guarantee fast memory access time. In this paper, we proposed the small SRAM buffer management system for reducing overhead of NAND flash memory, that is, erase and write operations. The proposed buffer system in a NAND flash memory consists of two parts, i.e., a fully associative temporal buffer with the small fetching block size and a fully associative spatial buffer with the large fetching block size. The temporal buffer have small fetching blocks that referenced from spatial buffer. When it happen write operations or erase operations in NAND flash memory, the related fetching blocks in temporal buffer include a page or a block are written in NAND flash memory at the same time. The writing and erasing counts in NAND flash memory can be reduced. According to the simulation results, although we have high miss ratios, write and erase operations can be reduced approximatively 58% and 83% respectively. Also the average memory access times are improved about 84% compared with the fully associative buffer with two sizes.

A Dynamic Buffer Allocation Scheme for Efficient Buffer Allocation in Video-on-Demand Systems (주문형 비디오 시스템에서 효율적 버퍼 할당을 위한 동적 버퍼 할당 기법)

  • 이상호;이영구;황규영
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 1999.10c
    • /
    • pp.81-83
    • /
    • 1999
  • 주문형 비디오 시스템에서 사용자 요청의 초기대기시간과 메모리 요구량을 줄이기 위해서는 각 사용자 요청에 할당되는 버퍼의 크기를 최소화하는 것이 필요하다. 이는 초기대기시간과 메모리 요구량이 사용자 요청에 할당되는 버퍼의 크기에 따라 지수적으로 증가하기 때문이다. 그러나 기존의 버퍼 할당 기법은 시스템이 완전 부하인 상태만을 고려하여 버퍼 크기를 결정하고 할당함으로써 필요이상의 큰 버퍼를 각 사용자 요청에 할당한다. 그래서 본 논문에서는 시스템의 실행시간 정보(runtime information)를 활용하여 버퍼크기를 결정하고 할당함으로써 불필요한 메모리 할당을 없애는 동적 버퍼 할당 기법을 제안한다. 동적 버퍼 할당 기법은 특정 버퍼 스케쥴링 방식에 의존된 것이 아니기 때문에 기존의 모든 버퍼 스케쥴링 방식에 적용이 가능하다. 본 논문에서는 성능 평가를 통해 동적 버퍼 할당 기법의 우수성을 보인다.

  • PDF

MLC-LFU : The Multi-Level Buffer Cache Management Policy for Flash Memory (MLC-LFU : 플래시 메모리를 위한 멀티레벨 버퍼 캐시 관리 정책)

  • Ok, Dong-Seok;Lee, Tae-Hoon;Chung, Ki-Dong
    • Journal of KIISE:Computing Practices and Letters
    • /
    • v.15 no.1
    • /
    • pp.14-20
    • /
    • 2009
  • Recently, NAND flash memory is used not only for portable devices, but also for personal computers and server computers. Buffer cache replacement policies for the hard disks such as LRU and LFU are not good for NAND flash memories because they do not consider about the characteristics of NAND flash memory. CFLRU and its variants, CFLRU/C, CFLRU/E and DL-CFLRU/E(CFLRUs) are the buffer cache replacement policies considered about the characteristics of NAND flash memories, but their performances are not better than those of LRD. In this paper, we propose a new buffer cache replacement policy for NAND flash memory. Which is based on LFU and is taking into account the characteristics of NAND flash memory. And we estimate the performance of hit ratio and flush operation numbers. The proposed policy shows better hit ratio and the number of flush operation than any other policies.

String Matching without Buffer (버퍼를 이용하지 않는 스트링 매칭)

  • Kwak, Hu-Keun;Chung, Kyu-Sik
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2005.07a
    • /
    • pp.325-327
    • /
    • 2005
  • 전 세계적으로 큰 피해를 주는 웜을 탐지하는 대표적인 방식으로 스트링 매칭을 이용한 방법이 있다. 스트링 매칭은 네트웍상의 패킷을 자신이 가진 시그니쳐(규칙)와 매칭을 해서 웜을 탐지하는 방법으로 동작하는데 매칭시에 필요한 버퍼(메모리)의 사용량으로 인한 단점을 가진다. 즉, 동시에 매칭해야 하는 패킷수가 늘어남에 따라 버퍼(메모리) 사용량도 급격하게 증가하고 버퍼링된 이전 데이터에 대한 매칭으로 속도 지연이 발생하는 단점을 가진다. 이에 본 논문에서는 기존 방식에 비해 적은 메모리 사용량 및 속도 향상을 가지는 버퍼를 이용하지 않는 스트링 매칭 방식을 제안한다. 제안된 방식은 기존 데이터에 대한 매칭 정보만을 기억하고 버퍼링을 하지 않는 방식으로 실험을 통해 기존 방식에 비해 적은 메모리 사용량 및 속도 향상을 가짐을 확인하였다.

  • PDF

Audio Streaming System Design for Low-Quality Systems (저 사양 시스템에서 오디오 스트리밍을 위한 시스템 설계)

  • Shin, Seung-Chul;Cheong, Cheol-Ho;Han, Tack-Don
    • 한국HCI학회:학술대회논문집
    • /
    • 2006.02a
    • /
    • pp.406-412
    • /
    • 2006
  • 정보통신 기술의 발달로 근래에는 인터넷 방송 서비스가 활성화되었으며 누구든 자유롭게 방송을 제작하거나 청취할 수 있다. 이러한 인터넷 방송을 이용하기 위해서는 PC 를 이용하는 방법이 일반적이지만 오디오 서비스만을 이용할 경우 불편하다. 본 논문에서는 낮은 사양의 시스템에서 인터넷 방송을 청취하기 위한 하드웨어와 소프트웨어 설계 기법 그리고 효율적인 버퍼링 방법을 제안하였다. 제안된 시스템은 8 비트 마이크로 컨트롤러, 32KB 의 메모리, Hardwired TCP/IP Stack 그리고 Hardwired MP3 디코더를 이용하여 설계하였으며 각 작업간의 스케쥴링을 위하여 타이머 인터럽트를 이용하였다. 16KB의 메모리로 몇 가지 버퍼링 기법을 제안했다. 폴링 방식은 가장 보편적인 방법으로 데이터를 전송받는 작업과 음악을 재생하는 작업이 순차적으로 이루어진다. 이 방법은 데이터 전송과 음악 재생을 동시에 할 수 없기 때문에 타이머 인터럽트를 이용한 버퍼링 모델이 사용된다. 두 번째로 메모리를 두개의 블록으로 나누어 한 블록에는 데이터를 저장하고 다른 한 블록에는 데이터를 내보내는 '더블 버퍼링'을 제안했다. 세 번째는 메모리 블록을 여러 단계로 나눈'n-Queue 버퍼링' 기법을 제안했다. 마지막으로 네트워크 상황에 따라서 블록의 개수를 유동적으로 조절하는 '가변 길이 n-Queue 버퍼링' 기법을 제안했다. 이 방법은 네트워크 상황에 따라 메모리의 크기를 유동적으로 할당하기 때문에 메모리 사용률이 높아지는 장점이 있다. 본 논문에서 제안하는 시스템은 운영체제를 사용하지 않았기 때문에 TV 나 오디오 등 다른 시스템에 이식이 용이하므로 다양한 기기에 적용이 가능하다.

  • PDF

Design of Parallel Rasterizer for effective LFB memory (효율적인 지역 프레임버퍼를 위한 병렬 래스터라이져의 설계)

  • 박재성;김신덕
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 1998.10a
    • /
    • pp.738-740
    • /
    • 1998
  • 플래곤-랜더링을 위한 영상합성 구조는 지역 프레임버퍼와 메모리 비용이 큰 문제점을 가진다. 이를 개선하기 위해서 화면-분할 방법과 가상 지역 프레임버퍼 방법이 도입되었으나 이 방법들 역시 상당한 메모리 비용이 요구된다. 본 논문에서는 지역 프레임버퍼 메모리 비용 측면에서 효율적이고, 영상 합성에 필요한 하드웨어를 제거하며, 동시에 영상 합성 시간을 숨길 수 있는 랜더링 시스템과 이에 필요한 병렬 래스터라이져를 설계한다.

  • PDF

An Efficient Buffer Page Replacement Strategy on Flash Memory (플래시 메모리상에서 효율적인 버퍼 페이지 교체 기법)

  • Park Jongmin;Park Dong-Joo
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2005.11b
    • /
    • pp.172-174
    • /
    • 2005
  • 플래시 메모리는 오늘날 다양한 형태로 우리 생활의 일부를 차지하고 있다. 휴대 전화기, MP3 플레이에, PDA등과 같은 모바일제품, 이동식 저장매체, 유비쿼터스 컴퓨팅 환경 등에 광범위하게 활용되고 있다. 이처럼 많은 분야에서 사용되는 주된 이유는 플래시 메모리의 장점인 저전력 비휘발성, 고성능, 물리적 안정성, 휴대성을 갖기 때문이다. 더불어 최근에는 Gb급 플래시 메모리도 개발되어 하드디스크의 자리를 대체할 수 있는 상황에 이르렀다. 하지만, 플래시 메모리는 하드디스크와 달리 이미 데이터가 기록된 블록에 대해 덮어쓰기(overwrite)가 되지 않는다는 특성을 갖고 있다. 덮어쓰기 위해서는 해당 블록을 지우고(즉, 소거(erase)) 쓰기 작업을 수행해야 한다. 이로 인해 플래시 메모리의 데이터 읽기/쓰기/소거에 비용이 하드 디스크와 같이 동일한 것이 아니라 서로 다르다(읽기 비용을 1로 가정할 경우 쓰기와 소거는 각각 8, 65)[1][5][6]. 따라서 OS, DBMS 등과 같은 시스템 소프트웨어에서 사용된 기존 버퍼 교체 기법은 플래시 메모리의 특성이 고려되지 않았기 때문에 플래시 메모리의 특성을 고려한 효율적인 버퍼 교체기법이 필요하다. 본 논문에서는 플래시 메모리의 서로 다른 연산 비용 고려한 새로운 버퍼 교체 기법을 제안한다.

  • PDF

Power Aware Suffer Cache (저전력 버퍼 캐시)

  • Lee, Min;Seo, Eui-Seong;Lee, Joon-Won
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2005.07a
    • /
    • pp.766-768
    • /
    • 2005
  • 컴퓨팅 환경이 무선과 휴대용 시스템으로 변화하면서, 전력효율이 점점 중요해지고 있다. 특히 내장형 시스템일 경우에 더욱 그러한데 이중 메모리에서 소모되는 전력이 전체 전력소모의 두 번째 큰 요소가 되고 있다. 메모리 시스템에서의 전력소모를 줄이기 위해서 DRAM의 저전력 모드인 냅모드(nap mode)를 활용할 수 있다. 냅모드는 액티브 모드(active mode)일 때의 $28\%$의 전력만을 소모한다. 하지만 하드웨어 컨트롤러는 운영체제가 협조하지 않으면 이 기능을 효율적으로 활용하지 못한다. 이 논문에서는 DRAM의 액티브 유닛(active unit)의 수를 최소화하는 방법에 초점을 맞춘다. 운영체제는 참조되지 않는 메모리를 냅모드에 놓음으로써 최소한의 유닛들만을 액티브 모드에 놓아 프로그램이 수행될 수 있도록 피지컬(physical) 페이지들을 할당한다. 이것은 PAVM(Power Aware Virtual Memory) 연구의 일반화된 시스템 전반에 대한 연구라고 할 수 있다. 우리는 모든 피지컬 메모리를 고려하고 있으며, 특히 평균적으로 전체 메모리의 절반을 사용하는 버퍼 캐시를 고려하고 있다. 버퍼 캐시의 용량과 그 중요성 때문에 PAVM 방식은 버퍼 캐시를 고려하지 않고는 완전한 해법이 되지 못한다. 이 논문에서 우리는 메모리의 사용처를 분석하고 저전력 페이지 할당 정책을 제안한다. 특히 프로세스의 주소공간에 매핑(mapping)된 페이지들과 버퍼 캐시가 고려된다. 이 두 종류의 페이지들간의 상호작용과 그 관계를 분석하고 저전력을 위해 이러한 관계를 이용한다.

  • PDF

Survey on the Buffer Management Schemes for Flash Memory Based File Systems (플래시 메모리 기반 파일 시스템을 위한 버퍼 관리 기법 조사)

  • Kim, Bong-Jae;Jung, Jin-Man;Min, Hong;Cho, Yoo-Kun;Hong, Ji-Man
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2011.06b
    • /
    • pp.328-331
    • /
    • 2011
  • 플래시 메모리는 기존의 하드디스크를 대체하는 저장 장치의 저장 매체로 각광받고 있으며 소규모의 임베디드 시스템에서부터 대형 서버 시스템, 데이터 센터까지 널리 사용 되고 있다. 하지만 플래시 메모리는 기존의 하드디스크와 비교하였을 때, I/O 성능이나 에너지 소모 측면에서 서로 다른 특성을 갖는다. 따라서 기존의 하드디스크 기반의 버퍼 관리 기법이 아닌 플래시 메모리 기반의 파일 시스템을 위한 버퍼 관리 기법이 필요하다. 본 논문에서는 기존에 연구된 플래시 메모리 기반의 파일 시스템을 위한 버퍼 관리 기법에 대하여 소개하고 각각의 특징에 대해서 서술한다.