• 한국컴퓨터정보학회논문지
• /
• 제15권8호
• /
• pp.13-21
• /
• 2010

DHP 연관 규칙 탐사 알고리즘의 가장 큰 특징은 단계 k-1에서 k 개의 항목으로 구성된 해시 키 조합에 대한 계수를 미리 실시하고, 이를 단계 k에서 후보 빈발 항목 집합을 구성할 때 전지 정보로 활용하여 그 크기를 줄임으로써 성능을 개선한다는 점에 있다. 이 때, 모든 해시 키 조합에 대한 계수를 독립적으로 관리할 수 있다면 가장 이상적이나, 메모리 소요가 너무 많으므로 여러 개의 해시 키 조합들이 계수 공간을 공유하는 직접 해싱 메커니즘을 활용한다. 그러나, 연관 규칙 탐사 알고리즘의 특성상 해시 키 조합의 분포 공간이 불규칙하여 해싱 함수에 일반적인 단순 제산 연산을 사용할 경우 직접 해싱의 효율이 저하된다. 이 논문에서는 단계 3을 위한 길이 3인 해시 키 공간을 연속되는 정수 공간으로 사상하여 직접 해싱의 효율을 극대화시키는 사상 완전 해싱 함수를 제안한다. 42개의 시험 데이터 유형을 대상으로 실험한 결과 제안된 해싱 함수는 기존 방법보다 평균 7.3%, 최대 16.9%의 성능 개선 효과가 있는 것으로 나타났고, 특히 평균 거래 길이, 평균 빈발 항목 집합의 크, 전체 항목의 개수 등이 클수록 성능 개선 정도가 높았다.

• 대한전자공학회논문지SP
• /
• 제38권3호
• /
• pp.258-268
• /
• 2001

정보량이 많은 고화질의 동영상을 실시간으로 전송하기 위하여 압축 알고리즘을 필수적으로 사용하고 있으며, 시간적 중복성을 제거하는 동영상의 압축방법은 움직임 추정 알고리즘을 사용한다. 본 연구에서 설계하고자 하는 움직임 추정기는 블록정합 알고리즘이며, MPEG 부호기에서 사용되는 DCT 연산 결과인 DC 값을 이용하여 화면의 밝기를 판단한다. 움직임 추정기는 휘도 신호 8비트 모두를 사용하지 않고, 화면 밝기에 따른 비트 플레인(bit plane)에서 3비트만 선택하는 비교선택기를 이용한다. 본 연구에서 제안한 비교 선택기는 I-Picture만을 계산한다. I-Picture에 의해 계산된 선택 비트는 I, P와 B Picture의 움직임 추정 연산에 사용함으로서 움직임 추정기의 크기를 줄일 수 있는 구조를 제안하였다. 제안된 움직임 추정기의 고찰을 위하여 실험에 사용된 표준 동영상의 해상도는 352×288이며, DCT 연산의 처리 블록은 8×8이며, 탐색 영역은 23×23이다. 제안된 알고리즘은 C언어로 모델링하였으며, 기존 완전탐색방법과 PSNR을 비교한 결과 사람의 시각으로 거의 구별할 수 없는 작은 차이(0～0.83dB)가 나타남을 알 수 있었다. 본 연구에서 제안한 움직임 추정기의 하드웨어 크기는 기존 구조Ⅰ보다 38.3％, 기존 구조Ⅱ보다 30.7％ 줄일 수 있었고, 메모리 크기는 기존 구조Ⅰ,Ⅱ보다 31.3％ 줄일 수 있었다.

• 대한전자공학회논문지SP
• /
• 제42권6호
• /
• pp.9-18
• /
• 2005

본 논문에서는 멀티 프라이머리 디스플레이(multi-primary display; MPD)에서 색 재현을 위해 선형 LAB 색공간에서 3차원 took-up-table(3D-LUT)을 이용한 색신호 분리방법을 제안한다. 제안한 방법은 인간 지각의 3가지 속성을 반영하는 선형 LAB 색공간에서 작성된 MPD 색역의 경계를 적은 용량의 메모리를 가지는 3D-LUT로 작성한다. 이때 색역 경계점의 자극치와 MPD의 색신호의 선형관계를 이용하여 3D-LUT에는 휘도 및 색상에 대한 채도와 색신호 조합이 저장된다. 작성된 3D-LUT에 기반하여 입력 자극치에 대응하는 MPD 색신호를 주변 색역 경계점의 색신호 변화를 고려하여 색역 경계점과 입력의 채도비로 보간한다. 그 결과, MPD 색신호가 연속적 계조를 가지도록 하였다. 또한 선형 LAB 색공간에서 색역 경계 LUT를 사용하여 연산의 복잡도를 감소시키고 MPD의 부드러운 색신호 변화를 유도하였다.

• 대한전자공학회논문지SD
• /
• 제39권11호
• /
• pp.24-32
• /
• 2002

본 논문에서는 포맷 변환기를 사용하여 여러 가지 영상처리 필터링을 구현하였다. 이러한 설계 기법은 집적회로를 이용한 대규모 화소처리배열을 근거로 하여 실현하였다. 집적구조의 두가지 형태는 연산병렬프로세서와 병렬 프로세스 DRAM(또는 SRAM) 셀로 분류할 수 있다. 1비트 논리의 설게 피치는 집적 구조에서의 고밀도 PE를 배열하기 위한 메모리 셀 피치와 동일하다. 이러한 포맷 변환기 설계는 효율적인 제어 경로 수행을 능력을 가지고 있으며 하드웨어를 복잡하게 할 필요 없이 고급 기술로 사용 될 수 있다. 배열 명령어의 순차는 프로세스가 시작되기 전에 호스트 컴퓨터에 의해 생성이 되며 명령은 유니트 제어기에 저장이 된다. 호스트 컴퓨터는 프로세싱이 시작된 후에 저장된 명령어위치에서 시작하여 화소-병렬 동작을 처리하게 된다. 실험 결과 1)단순한 평활화는 더 높은 공간의 주파수를 억제하면서 잡음을 감소시킬 뿐 아니라 에지를 흐리게 할 수 있으며, 2) 평활화와 분할 과정은 날카로운 에지를 보존하면서 잡음을 감소시키고, 3) 평활화와 분할과 같은 메디안 필터링기법은 영상 잡음을 줄이기 위해 적용될 수 있고 날카로운 에지는 유지하면서 스파이크 성분을 제거하고 화소 값에서 단조로운 변화를 유지 할 수 있었다.

• 대한전자공학회논문지TC
• /
• 제43권7호
• /
• pp.1-13
• /
• 2006

본 논문에서는 계층적인 이동 센서 네트워크에서 하위 센서 노드의 인증이나 센싱된 정보의 암호화를 위해 사용할 수 있는 키를 관리하기 위하여 키 선분배를 기본으로 키 재분배 방법을 제공하는 키 관리 메커니즘을 제안한다. 본 키 관리의 특징은 첫째, 중앙 관리의 약점을 극복하기 위해 키 관리를 sink 노드뿐 아니라 aggregator 노드들에 분산시켰다. 둘째, sink 노드는 회귀모델을 사용해 키를 생성 관리하여 이미 분배된 키에 대해서는 어느 노드에게 어떤 키를 분배했는지 또는 그 키 자체를 저장하지 않고, 노드가 메시지에 첨부하여 전해주는 키 정보를 이용해 사용된 키를 간단히 계산하기 위한 정보만 저장하고 있다. 한편 기존 키 선분배에서는 키 선분배 후 키의 갱신에 대한 메커니즘이 제공되지 않았고, 네트워크 내 센서 노드가 확장되는 경우 이를 지원하도록 키 정보를 확장하기가 용이하지 않다는 단점이 있다. 이에 본 논문의 세 번째 특정으로써 기존 키 선분배 방식에서 제공되었던 센서 포획에 대한 탄력성(resilience), 즉 ${\lambda}$-security 특성을 제공하면서, 넷째 기존 방법의 단점을 보완하기 위해 노드 확장 시 키 풀의 확장이 용이하고, 배치된 노드에 대한 주기적인 키 재분배를 통해 키의 신규성(freshness)을 제공하며, 이동 노드에 대해 새로운 키 분배 방법을 제공하는 특징을 갖고 있다. 다섯째, 본 메커니즘은 키와 노드간의 매핑관계를 고정시키지 않음으로써 노드의 익명성 및 노드 이동 시 불추적성을 제공하고 있다. 마지막으로 본 논문에서는 기존 키 관리와의 특정 비교와 통신 계산 메모리 측면에서의 오버헤드 분석을 통해 제안된 키 관리의 성능을 분석한다.

• 문화기술의 융합
• /
• 제6권4호
• /
• pp.813-818
• /
• 2020

최근, 스마트기기의 기술 및 사용자의 급증과 더불어, 스마트워치 시장이 성장하고, 그 효용성 및 사용성이 지속적으로 확대되고 있다. 스마트워치의 강점은 웨어러블 휴대성, 응용의 즉시성, 데이터 다양성 및 실시간성 등이다. 이러한 강점에도 불구하고, 스마트워치는 배터리 제약, 디스플레이 및 사용자 인터페이스 크기 제약, 메모리 제약 등의 한계성을 지닌다. 또한, 개발자 및 표준 디바이스, 운영체제 표준 모델, 킬러 애플리케이션 모듈 등의 보완 필요성이 제기된다. 특히, 스마트워치는 사용자의 생체정보 모니터링 및 응용이 주요한 서비스로 자리하고 있다. 이러한 스마트워치의 생체정보는 실시간 대용량 데이터를 생성한다. 생체정보 서비스의 고도화를 위해서, 센싱 데이터를 원격 스마트폰 또는 로컬서버저장소로 안정적인 피어-투-피어 전송이 수행되어야 한다. 본 연구는 스마트워치 시스템에서 무선 원격 피어-투-피어 전송 안정성을 보장하기 위한 동기화 방법을 제안한다. 이러한 동기화 방법에 기초한 무선피어-투-피어 전송 프로세스를 설계하고, 비동기 전송 프로세스와 제안 동기 전송프로세스를 분석하여 전송량 증가에 따른 전송 효율화 방법을 제안하다.

• 대한전자공학회논문지SD
• /
• 제40권8호
• /
• pp.619-630
• /
• 2003

본 논문은 최근에 많이 사용되는 정형 계산 모델 중 하나인 hierarchical FSM (HFSM)과 synchronous dataflow (SDF) 모델(줄여서 HFSM-SDF)을 이용한 재구성 가능한 SoC 설계에서 실시간 구성 스케줄링(configuration scheduling) 방법을 제시한다. HFSM-SDF 모델을 이용한 재구성 가능한 SoC 설계에서는 HFSM이 갖는 동적인 특성들(예를 들면, AND 관계에 의해 동시에 일어나는 state transition, HFSM이 갖는 복잡한 control flow, 그리고 그에 따른 SDF actor firing의 복잡한 스케줄등)로 인해 구성 스케줄링이 어려운 일이 된다. 그리고 이러한 동적인 특성들로 인해 정적인 구성 스케줄링 방법을 이용해서는 구성에 의한 지연(configuration latency)을 적절히 감추는 것이 어렵다. 본 논문에서는, 이 문제를 해결하기 위해, 실시간에 정확한 구성 순서를 찾은 후, 이를 이용한 동적인 구성 스케줄링 방법을 제안한다. 우선, 실시간에 필요한 구성 순서를 찾기 위해서는, HFSM-SDF 모델이 갖는 특징, 즉, SDF actor들의 실행 순서(firing schedule)는 최상위 FSM state transition 직전에 알 수 있다는 점을 이용할 수 있다. 이렇게 최상위 FSM의 매 transition마다 SDF actor들의 구성 순서를 찾아, ready configuration queue(ready CQ)에 저장한 후에, 전체 시스템의 state transition을 수행하며, 이 과정에서 FPGA에 (기존에 FPGA를 점유하고 있던 SDF actor의 종료 등으로 인해) 공간이 남으면, 실시간 구성스케줄러는 ready CQ를 살펴보고, 필요한 구성을 다운로드한다. 본 논문에서 제시한 실시간 구성 방법을 MPEG4의 natural video decoder와 IS95의 modem 예제에 적용해 본 결과, 수행 시간이 최대 21.8%까지 향상되었으며 메모리 사용의 부담은 무시할 수 있을 정도였다.

• 대한전자공학회논문지TC
• /
• 제41권9호
• /
• pp.73-80
• /
• 2004

본 논문에서는, 고성능 결함 감내 셀 스위치인, 사이클릭 벤얀 망의 셀 순서의 무결성 문제를 해결하기 위한 셀 재배열 버퍼를 제시한다. 사이클릭 벤얀 스위치는, 편향 자기 경로제어를 사용하여, 입력 정합과 출력 정합 사이에 다중 경로들을 제공함으로써, 높은 신뢰성을 제공하고, 스위치의 내부 링크들의 혼잡 문제를 해결한다. 그런데, 이러한 다중 경로들은 길이가 서로 다를 수 있다 따라서 셀들이 입력 정합에 도착한 순서와 다르게 출력 정합에 도달할 수 있다. 제안된 셀 재배열 버퍼는 이러한 셀 순서의 무결성 문제를 해결하는 일종의 하드웨어 슬라이딩 윈도우 메커니즘이다. 본 장치 구성의 주요 비용은 슬라이딩 윈도우를 구성하는 하드웨어 비용이다. 따라서 필요한 슬라이딩 윈도우의 크기를 계산하기 위해서, 비균일 주소 분포를 가진 트래픽 부하 하에서 스위치를 시뮬레이션하여, 셀들이 스위치를 통과할 때 발생하는 지연 분포를 분석을 하였다. 이 분석을 통하여, 적은 양의 범용 메모리와 제어 논리를 사용하여, 셀 순서의 무결성 문제를 해결하는 셀 재배열 버퍼를 만들 수 있다는 사실을 밝혔다. 본 논문에서 제시한 셀 재배열 버퍼는 다른 다중 경로 스위칭 망들을 위해서도 사용될 수 있다.

• 한국전산구조공학회논문집
• /
• 제26권1호
• /
• pp.9-17
• /
• 2013

본 연구에서는 고층 전단벽-골조 구조시스템의 효율적인 해석모델을 제안하였다. 전단벽-골조구조시스템은 휨거동하는 전단벽과 전단거동하는 골조로 구성된다. 그리고 전단벽-골조구조시스템의 변형형상은 골조와 전단벽의 상호작용으로 결정된다. 효율적인 해석모델에서는 이러한 거동특성을 반영되어야 하므로 골조와 전단벽을 분리하여 동적인 거동특성을 반영할 필요가 있다. 본 연구에서는 벽체부와 골조부를 분리하기 위하여 T형 강체를 전단벽의 위치에 대체하는 방법을 사용하였다. 분리한 벽체부와 골조부 각각의 등가모델을 구성한 후 결합시키는 방법으로 고층 전단벽-골조구조시스템의 등가모델을 완성하였다. 제안한 등가모델의 정확성과 효율성을 검증하기 위하여 고층의 전단벽-골조 구조물의 시간이력해석을 수행하였고, 그 결과 제안한 등가모델이 해석시간과 컴퓨터 메모리를 현저하게 줄이면서도 정확한 결과를 도출하였다.

• 한국수자원학회논문집
• /
• 제47권11호
• /
• pp.1051-1060
• /
• 2014

본 연구에서는 분산 메모리환경 병렬프로그래밍 모델의 표준인 MPI (Message Passing Interface) 기법과 침수해석 모형인 DHM(Diffusion Hydrodynamic Model) 모형을 연계하여 침수모형을 병렬화하고 기존의 기법으로 복잡하고 장시간의 계산시간을 요구하였던 계산에 대해 향상된 계산 성능을 구현하고자 하였다. 개발된 모형을 다양한 침수 시나리오를 바탕으로 가상유역과 실제유역에 대하여 코어 개수별로 모의함으로써 제내지 침수에 따른 침수범위 및 침수위의 추정, 및 계산시간 단축 효과를 입증 하고 병렬기법에 대한 홍수해석 분야의 적용성을 입증하고자 하였다. 본 연구에서 개발된 모형의 검증을 위하여 2차원 가상 제내지 및 실제 침수 사례에 대하여 적용하였고, 적용결과 동일한 정확도를 기준으로 계산시간 면에서 단일 코어와 비교하여 멀티코어를 사용한 경우 약 41~48%의 개선효과가 나타나는 것을 확인하였다. 본 연구에서 개발된 병렬해석 기법을 이용한 침수해석 모형은 멀티코어를 적용하여 짧은 계산시간으로 침수심, 침수구역, 홍수파 전달속도 등이 계산 가능하여, 실제 홍수 발생 시 침수지역에서의 신속한 예측 및 대처, 홍수위험지도 구축 등에 유용하게 이용될 수 있을 것으로 기대된다.