• 한국컴퓨터산업학회논문지
• /
• 제2권2호
• /
• pp.211-218
• /
• 2001

본 논문에서는 동영상 부호화기에서 프레임 메모리 인터페이스의 하드웨어 구현을 위해 기존의 DRAM이 아닌 SDRAM을 사용하여 효율적인 메모리 맵의 구조를 제안한다. 동일한 버스에서도 효과적인 메모리 맵과 내부 버퍼 크기를 줄여 하드웨어 복잡도을 개선하고 내부 로직을 간략화하여 면적을 최소화하였다. 기존의 시스템은 매크로 블록 단위로 메모리에 저장하고 다시 출력을 위해서 랜덤하게 저장되어 있는 데이터를 액세스하여 많은 시간을 소비한다. 따라서 데이터를 라인 단위로 저장 및 처리하므로 메모리의 엑세스 시간을 효과적으로 줄일 수 있는 방법을 제시하였다.

• 정보처리학회논문지A
• /
• 제12A권7호
• /
• pp.621-626
• /
• 2005

플래시 메모리는 비휘발성(non-volatility), 빠른 접근 속도, 저전력 소비, 그리고 간편한 휴대성 등의 장점을 가지므로 최근에 다양한 임베디드 시스템에서 많이 사용되고 있다. 그런데 플래시 메모리는 그 하드웨어 특성상 플래시 변환 계층(FTL: Flash Translation ayer)이라는 시스템 소프트웨어를 필요로 한다. 본 논문에서는 LSTAFF(Large Sate Transition Applied Fast Hash Translation Layer)라 명명된 대블록 플래시 메모리를 위한 새로운 FTL 알고리즘을 제안한다. LSTAFF는 운영체제가 다루는 데이터 섹터 크기 보다 큰 플래시 메모리의 페이지를 고려한 FTL 알고리즘이며, 기존 FTL 알고리즘과 제안될 LSTAFF를 구현하여 플래시 시뮬레이터를 이용하여 성능을 비교하였다.

• 대한전자공학회논문지TC
• /
• 제37권1호
• /
• pp.88-97
• /
• 2000

초고속이면서 소요 메모리의 크기를 극소화한 IP 라우터용 Lookup 알고리즘을 제안하고 성능을 분석하였다. 메모리 크기가 작으므로 고속/고가의 SRAM(10ns)을 사용할 수 있고, 구조가 간단하여 하드웨어로 구현 가능하였다. 본 장치는 1${\sim}$3회의 메모리 접근을 통해 Lookup이 가능하고, IPMA 사이트에서 구한 40,000개의 라우팅 정보를 이용하여 시뮬레이션한 결과 대략 ${\sim}$316KB의 포워딩 테이블용 메모리만이 소요된다. 이때 압축을 수행하는 옵셋 임계치는 8이다. ALTERA EPM7256시리즈에 100MHz 클럭을 이용하여 모사시험한 결과 10ns 접근속도를 가진 SRAM 기준으로 2회의 메모리 접근만으로 Lookup하는 경우 45ns의 접근시간이 소요되며, 3회의 메모리 접근이 필요한 경우는 ${\sim}$177ns의 접근시간이 소요된다.

• 인터넷정보학회논문지
• /
• 제14권6호
• /
• pp.41-47
• /
• 2013

GP-GPU는 그래픽 처리를 위한 GPU의 다중쓰레드를 일반 수치 계산에 활용하여 초고속으로 계산하는 장치이다. GP-GPU에서는 CPU의 캐시메모리와는 달리 다중쓰레드가 공유하는 공유메모리의 형태로 캐시메모리를 제공하며, 공유메모리는 사용자 프로그램에서 직접 제어할 수 있다. 본 연구에서는 GP-GPU의 캐시메모리를 사용하여 계산 성능을 향상시키기 위한 블록 구조의 병렬 LU 분해 프로그램을 구현하였다. Nvidia CUDA C로 구현된 병렬 블록 LU 분해 프로그램은 동일한 GP-GPU 상에서 일반 LU 분해 프로그램에 비교하여 7~8배 이상의 속도 개선을 보였다.

• 한국통신학회논문지
• /
• 제15권8호
• /
• pp.667-677
• /
• 1990

본 논문에서는 2차원 Hopfield 신경회로망 모델에 근거한 새로운 광 연산 메모리 시스템을 구현하였다. 2차원 영상의 실시간 처리를 위하여 입력 공간광변조기와 메모리 마스크는 상용 LCTV를 사용하고 특히, 4차원 메모리 행렬은 2차원 부행렬 마스크의 2차원적 배열로 구성하였으며 임의의 이력 패턴과 메모리 행렬간의 내적 계산은 multifocus hololens를 사용하여 처리하였다. 출력 영상은 전자적으로 thresholding 된 후 2차원 CCD 카메라를 사용하여 다시 연상 메모리 시스템의 입력으로 궤환되도록 루프를 구성하였다. 본 시스템의 연상 기억 및 오류 정정 능력에 대한 실험결과를 통해 본 논문에서 제시된 새로운 2차원 신경회로망 모델의 광학적 구현 시스템은 앞으로 패턴 인식, machine vision 등과 같은 분야에 실질적 응용이 가능하다.

• 정보처리학회논문지B
• /
• 제10B권5호
• /
• pp.575-578
• /
• 2003

SPIHT는 수행속도가 빠르고 효율적인 웨이블릿 기반의 이미지 압축 알고리즘으로 잘 알려져 있다. 그러나, SPIHT는 알고리즘 수행에 필요한 제로트리 및 계수의 상태를 저장하기 위하여 리스트 구조를 사용하고 있어 추가 메모리론 요구하며, 비트율의 증가에 따라 메모리 요구량이 증가하는 단점을 가진다. 본 논문에서는 SPIHT 알고리즘을 수행하는데 있어 추가 메모리를 요구하지 않는 MZP-DFS 알고리즘을 제안한다. 제안된 기법은 깊이우선 순서에 따라 공간트리를 탐색하고 테스트 함수 및 복원 계수의 LSB를 이용함으로써 추가 메모리를 제거하였으며 SPIHT와 동일한 성능을 가진다. MZP-DFS는 추가 메모리를 요구하지 않기 때문에 하드웨어 제작비용을 절감할 수 있으며, 각각의 공간트리를 병렬적으로 수행할 수 있기 때문에 실시간 이미지 압축에 적합하다.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권7_8호
• /
• pp.331-340
• /
• 2003

가격대비 성능이 좋은 저가의 상업용 SMP가 클러스터 시스템의 노드로 많이 사용되고 있다. 본 논문에서는 이러한 SMP 클러스터 상에서 KDSM을 확장해 소프트웨어 분산공유메모리를 구현하고 성능을 평가하였다. 본 논문의 SDSM 시스템은 HLRC 메모리 모델을 제공한다. 또한 같은 SMP 노드내에서 실행되는 프로세스 간에는 메모리 공유를 통해 페이지 획득 및 메시지 전달을 줄여 성능을 향상시켰다. 100Mbps Fast Ethernet으로 연결된 8노드의 2-way 펜티엄-III SMP 클러스터 상에서 구현되었고 통신계층은 TCP/IP를 사용한다. 8개의 응용프로그램을 실행시켜 얻은 성능 평가에서는 기존의 단일프로세스 프로토콜과 비교해 최대 33%의 성능 향상과 13%-52%의 페이지 획득 감소가 나타났다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제11권6호
• /
• pp.477-487
• /
• 2005

내장형 컴퓨터의 규모가 커지고 기능이 복잡해짐에 따라 동적 메모리 할당 기법은 전체 시스템의 성능을 좌우하는 중요한 요인으로 등장하였다. 본 논문의 목적은 내장형 시스템에서 동적 메모리 할당 기법을 사용할 때 하드웨어, 소프트웨어 구성에 따른 성능을 측정하는데 있다. 기존의 연구가 운영체제를 탑재하지 않은 단일 스레드의 단일 메모리 주소 공간을 갖는 시스템을 대상으로 한 반면 본 논문은 실제 환경과 같이 리눅스 운영체제를 탑재한 내장형 시스템을 사용한다 이러한 시스템 기반에서 소프트웨어의 각 계층과 하드웨어 설계 인자의 변화에 따른 동적 메모리 할당의 수행시간을 실험적으로 분석하였다. 본 논문의 정량적인 성능분석 결과는 시스템 설계자에게 유용한 데이터를 제공함으로써 보다 효율적인 고성능 저전력 내장형 시스템의 구현을 가능하게 할 것이다.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권9호
• /
• pp.461-468
• /
• 2001

공유가상메모리 시스템은 적은 비용으로 고성능 계산 능력을 제공하지만, 메모리 접근 지연 시간이 길다는 문제점이 있다. 일반적으로 이 지연시간은 공유데이터에 대한 반복적인 무효화 작업에 의해 일어난다. 고유 데이터들은 동기화를 통해서 접근되고 쓰레드를 반복적 패턴에 의해 동기화 되기 때문에, 반복성에 기반한 선인출 기법은 메모리 지연시간을 효과적으로 줄일수 있다. 본 논문에서는 동기화 변수별로 접근 기록을 분석해서 미래의 메모리 접근을 예측하는 선인출 기법을 제안한다. 제안하는 기법은 8노드 클러스터상에서 SPLASH-2 응용들을 실행시켜 성능을 측정하였다. 그 결과, 제안하는 기법이 34%~45%정도의 메모리 접근 지연시간을 감소할수 있었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제32권9호
• /
• pp.483-490
• /
• 2005

플래시 메모리는 비 휘발성(non-volatility), 빠른 접근 속도, 저전력 소비, 그리고 간편한 휴대성 등의 장점을 가지므로 최근에 많은 임베디드 시스템에서 많이 사용되고 있다 그런데 플래시 메모리는 그 하드웨어 특성상 플래시 변환 계층(FTL. flash translation layer)이라는 시스템 소프트웨어를 필요로 한다. 이 FTL의 주요 기능은 파일 시스템으로부터 내려오는 논리 주소를 플래시 메모리의 물리 주소로 변환하는 일이다. 본 논문에서는 STAFF(State Transition Applied Fast Flash Translation Layer)라 불리는 FTL 알고리즘을 제안한다. 기존의 FTL 알고리즘에 비하여 STAFF는 적은 메모리를 필요로 하면서 기존 일반 방법인 블록 사상 방법에 비하여 5배 정도 좋은 성능을 보인다. 본 논문에서는 기존 FTL 알고리즘과 STAFF의 성능 비교를 보였다.