• Proceedings of the Korea Information Processing Society Conference
• /
• 2009.04a
• /
• pp.877-880
• /
• 2009

반도체 집적도의 향상과 제한된 프로세서 설계 능력으로 인한 칩 멀티 프로세서의 도입은 최근 수 년 동안 급속히 이루어졌으나, 다수의 프로세싱 코어를 효율적으로 사용하기 위한 기법은 부족한 실정이다. 칩 멀티 프로세서 상에서 실제 작업을 수행하지 않는 유휴 코어의 발생은 불가피하며, 이 때 코어가 소유한 자원들은 낭비될 수 밖에 없다. 기존의 연구들은 이렇게 낭비되는 자원 중에서 캐시의 효율적 관리를 위해 공유 캐시 형태로 캐시를 구성하였으나, 전체 캐시 관리에 따른 많은 오버헤드를 수반하였다. 본 논문에서는 이러한 유휴 캐시의 발생이 불가피함을 인지하고 그것을 칩 내 메모리 공간으로써 활용하여 칩 멀티 프로세서 전체의 성능을 향상시키는 기법을 제안한다. 이를 위해 ARM 코어 기반의 칩 멀티프로세서 시뮬레이터 환경을 구성하여 제안된 기법을 검증한다. 실험 결과 본 논문에서 소개된 기법은 4-코어 및 16 코어 기반 칩 멀티 프로세서 환경에서 각각 17%와 8%의 IPC 향상을 가져왔다.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.17 no.2
• /
• pp.251-256
• /
• 2017

Recently, multicore processor system is widely adopted not only in general purpose computers but also in embedded systems and mobile devices in order to improve performance. Since the power dissipation issue of multicore processor system is very significant, it must be estimated accurately in the early design stage. In this paper, a fast power analysis tool for a high performance multicore processor based on the trace-driven simulator has been developed. To achieve it, the power dissipation of each hardware unit per core are added. Using SPEC 2000 benchmarks as input, the trace-driven simulation has been performed to estimate the average power dissipation per instruction.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.15 no.7
• /
• pp.4545-4553
• /
• 2014

Mobile GPU has led to the rapid development of smart phone graphic technology. Most recent smart phones are equipped with high-performance multi-core GPU. How a multi-core mobile GPU can be utilized efficiently will be a critical issue for improving the smart phone performance. On the other hand, most current research has focused on a single-core mobile GPU; studies of multi-core mobile GPU are rare. In this paper, the job scheduling patterns and the efficiency of multi-core mobile GPU are analyzed. In the profiling result, despite the higher number of GPU cores, the total processing time required for certain graphics applications were increased. In addition, when GPU is processing for 3D games, a substantial amount of overhead is caused by communication between not only the CPU and GPU, but also within the GPUs. These results confirmed that more active research for multi-core mobile GPU should be performed to optimize the present mobile GPUs.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2012.05a
• /
• pp.270-273
• /
• 2012

In this paper, I present the design of Operational Flight Programs(OFPs) on a Multi-Core based Mission Computer(MC) for the optimized performance of the OFPs on Multi-Core based MC. The program assigned as tasks on Multi-Core environment can be scheduled by designing with the use of OpenMp, which is the standard for parallel programming. This paper also describes the differences between Multi-Core Program(MCP) on the technique and Single-Core Program(SCP) in terms of performance aspect. The new proposed design technique is applied to the Integrated Up-Front Control OFP(IUFC OFP) on General Processor Module where Multi-Core based. This paper describes the Multi-Core design technique for the optimized performance of the IUFC OFP, which display and control flight data(Navigation, Communication, Identification Friend or Foe) to pilot.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.24 no.6
• /
• pp.714-721
• /
• 2020

DNN is expanding its use in embedded systems such as robots and autonomous vehicles. For high recognition accuracy, computational complexity is greatly increased, and multiple DNNs are running aperiodically. Therefore, the ability processing multiple DNNs in embedded environments is a crucial issue. Accordingly, multicore based platforms are being released. However, most DNN models are operated in a batch process, and when multiple DNNs are operated in multicore together, the execution time deviation between each DNN may be large and the end-to-end execution time of the whole DNNs could be long depending on how they are allocated to the cores. In this paper, we solve these problems by providing a framework that decompose each DNN into individual layers and then distribute to multicores through a global queue. As a result of the experiment, the total DNN execution time was reduced by 31%, and when operating multiple identical DNNs, the deviation in execution time was reduced by up to 95.1%.

• Proceedings of the Korea Water Resources Association Conference
• /
• 2012.05a
• /
• pp.147-147
• /
• 2012

댐 및 제방 등의 수공구조물 붕괴에 의한 극한홍수 전파를 해석하기 위한 2차원 홍수 해석기법에는 현재까지 다양한 기법들이 개발되어 왔고 다양한 모형들이 상용화 또는 범용화 되고 있다. 그 중 흐름의 전파양상을 정확하게 반영할 수 있는 상류이송기법인 Godunov형태의 유한체적기법은 충격파와 같은 불연속적인 해를 가지는 문제를 정확히 해석할 수 있고, 비구조적 격자 사용의 용이성 등의 장점 때문에 2차원 홍수파 전파 해석에 있어서 최근 십수년간 가장 활발하게 연구되어왔다. 하지만 이러한 기법은 양해법을 근간으로 하는 해석 기법으로써, 계산거리의 간격이나 계산시간의 간격, 격자망의 구성 등 엄격한 제한이 필요하다. 특히 방대한 계산시간을 요구하는 기법의 약점은 홍수예 경보 등을 위한 실시간 모형의 구동에 있어서 큰 제약이 되어 왔다. CPU의 성능이 지속적으로 발전하면서 이러한 문제는 점차 극복되어 왔으나, 발열 등의 문제와 이를 극복하기 위한 멀티코어의 등장으로 인해 단일 코어의 성능개발은 매우 더딘 것이 사실이다. 현재까지 연구되고 개발되어 온 모형들은 특별한 처리 없이는 단일 코어만을 사용하여 계산할 수 밖에 없기 때문에 멀티코어의 장점을 전혀 이용할 수 없다. 이러한 점을 극복하기 위해 프로그램을 병렬화하여 단일 문제에 대해 멀티코어를 사용할 수 있다면 계산시간 단축에 큰 효과를 거둘 수 있을 것이다. 현재까지 IT분야에서 다양한 병렬프로그래밍 기법들이 개발되고 소개되어 왔다. 본 연구에서는 병렬프로그래밍 기법중 가장 널리 사용되고 있는 MPI(Message Passing Interface)기법을 적용함으로써 기 개발된 고정확도 유한체적모형을 병렬화 하여 계산시간을 단축하고자 하였다. 개발된 모형을 장애물이 존재하는 실험하도의 댐 붕괴 문제와 2002년 태풍 루사 시 큰 피해를 입은 강릉시 일원의 섬석천 유역에 위치한 장현저수지와 동막저수지의 붕괴사례에 대해 적용하였다. 모형을 코어 개수별로 다양하게 모의함으로써 기존모형과의 결과에 대한 일치성을 확인하였고, 기존 모형 대비 계산시간 단축의 효과를 입증할 수 있었다. 개발된 본 모형을 실시간 홍수범람해석을 위한 시스템으로 구축할 수 있다면, 실시간 홍수예 경보에 있어 주요지점에서의 수위해석 뿐만이 아닌 제내지 범람 예보 분야까지 확대 적용할 수 있을 것으로 사료된다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06b
• /
• pp.388-390
• /
• 2011

오늘날의 시스템은 프로세서 성능의 증가와 더불어 단일코어에서 멀티코어 환경으로 변화되었다. 이에 따라 자원 경쟁을 최소화하여 시스템의 성능을 향상시키기 위한 멀티코어 스케줄링 기법이 연구되고 있다. 기존의 기법에서는 메모리 지향적인 태스크들을 중점적으로 다루고 있으나, 실제 컴퓨팅환경에서는 다양한 워크로드가 존재한다. 따라서 각 태스크들의 특성을 반영한 스케줄링 기법이 필요하다. 본 논문에서는 HPC 관련 툴을 이용한 실험을 통해 프로세서, 메모리, I/O지향적인 태스크들의 특성을 파악하였다. 메모리 지향적인 태스크는 매우 높은 캐시 미스율을 가지고 있으며, I/O 지향적인 태스크는 시스템 콜을 매우 빈번히 호출 한다는 것을 실험을 통해 알 수 있었다. 이러한 태스크들의 특성을 스케줄러 설계에 적절히 반영한다면 보다 효율적인 스케줄링이 가능할 것으로 기대된다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2015.10a
• /
• pp.202-203
• /
• 2015

멀티코어 시스템에서는 서로 다른 코어들이 공통 데이터를 동시에 접근할 때 데이터의 일관성을 유지하기 위해서 스핀락 기법을 사용한다. 전통적인 스핀락을 이용한 잠금 기법에서는 잠금 변수가 실행 도중 삭제되지 않으므로 문제가 되지 않는다. 그러나 병렬성을 최대화하기 위해서는 개별 객체 잠금을 하여야 하고 이를 위해서는 객체내에 잠금 변수를 유지하여야 한다. 이 경우 객체는 도중에 언제든지 삭제가 가능하기 때문에 잠금을 하는 도중에는 잠금 변수가 절대 삭제되지 않도록 하여야 한다. 본 논문은 멀티코어상에서 발생하는 이 같은 문제를 해결하기 위해 잠금 변수를 객체 내에 유지할 때의 개별적인 객체 잠금을 위한 스핀락 구현 방법을 제시한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2010.06b
• /
• pp.425-430
• /
• 2010

항공기 내에서 단일코어 기반의 임무컴퓨터를 포함하는 연합형 항공전자 모델은 항공기의 임무 요구도 증대와 전장 환경의 변화에 따라 기내 데이터 양이 급격히 증가하여 비행 운용 프로그램(OFP)의 실시간성 및 처리성능에 한계를 보인다. 또한 분산된 임무컴퓨터의 공간점유와 무게 및 높은 전력소비가 발생하므로, 본 연구에서는 실시간 운영체제 모듈을 적용한 멀티코어 기반의 통합 모듈형 시스템(IMA) 플랫폼을 제시하여 비용과 체적을 감소시킨 개발 환경을 제공한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2012.11a
• /
• pp.54-56
• /
• 2012

최근 CPU의 코어 클럭을 높이는 대신 동일한 클럭의 코어 수를 늘림으로써 성능을 향상시키고 전력 소모도 줄이는 멀티코어가 등장하고 있다. 이러한 멀티코어 플랫폼의 등장으로 인해 해당 코어들의 자원을 효율적으로 사용하여 동시에 처리하는 병렬처리 기법에 관한 연구가 활발히 진행되고 있다. 본 논문에서는 병렬처리 기법의 종류 중 하나인 Advanced SIMD기반의 NEON을 적용한 고속화 ME 방법론을 연구 및 제안하였다. 최소화 SAD를 구하고 정확한 모션벡터를 선정하기 위해 다양한 ME 방법 중 전역탐색기법을 NEON에 적용하여 동시에 128비트씩 연산을 수행하였다. 그 결과 영상의 크기에 따라 계산 성능이 최대 60% 이상 향상되는 효과를 검증하였다.