• 대한임베디드공학회논문지
• /
• 제17권6호
• /
• pp.375-382
• /
• 2022

This paper proposes a multi-core cooperative computing structure considering the heterogeneous features of automotive embedded on-chip software. The automotive embedded software has the heterogeneous execution flow properties for various hardware drives. Software developed with a homogeneous execution flow without considering these properties will incur inefficient overhead due to core latency and load. The proposed method was evaluated on an target board on which a automotive MCU (micro-controller unit) with built-in multi-cores was mounted. We demonstrate an overhead reduction when software including common embedded system tasks, such as ADC sampling, DSP operations, and communication interfaces, are implemented in a heterogeneous execution flow. When we used the proposed method, embedded software was able to take advantage of idle states that occur between heterogeneous tasks to make efficient use of the resources on the board. As a result of the experiments, the power consumption of the board decreased by 42.11% compared to the baseline. Furthermore, the time required to process the same amount of sampling data was reduced by 27.09%. Experimental results validate the efficiency of the proposed multi-core cooperative heterogeneous embedded software execution technique.

• 전기전자학회논문지
• /
• 제24권1호
• /
• pp.178-185
• /
• 2020

본 논문에서는 미래 LAN 기반 디지털 변전소 보호를 위하여 정밀 시각동기 기반 동기 샘플링 구조를 적용한 계통 구성 IED(Intelligent Electronic Device)의 HW/SW 플랫폼을 제안하였다. 제안한 플랫폼은 전력계통 자동화를 위한 표준인 IEC 61850 프로토콜 및 IED 간 정밀 시각동기를 위한 IEEE 1588 Precision time protocol 통합 소프트웨어가 적용되었으며, Synchronized reference signal을 이용한 IED 간 동기 샘플링 구조를 적용하였다. 이는 미래 IEC 61850 기반 디지털 변전소에 적용될 네트워크 기반 데이터 송수신 환경에서 IED 간 동기 측정된 계전 데이터를 제공하게 함으로써, 네트워크 기반 분산 측정 데이터를 이용한 새로운 보호 및 제어방식을 적용할 수 있는 토대를 제공할 것으로 기대된다. 제시한 플랫폼 기술의 타당성 및 성능을 측정하기 위하여 TMDXIDK572 멀티코어/멀티프로세서 EVM(Evaluation Module)을 기반으로 구현하였으며, 성능 시험 환경을 구성하여 제시한 플랫폼의 시각동기 성능 및 동기 샘플링 기능의 동작을 확인하였다.

• 전자공학회논문지
• /
• 제54권6호
• /
• pp.93-99
• /
• 2017

본 연구에서는 Xilinx의 Zynq SoC (system on chip)를 이용하여 초음파 신호의 TOF (Time of Flight)를 측정한다. TOF는 특정 거리를 이동하는 데 소요되는 RF (radio frequency) 기준 신호와 초음파 신호의 시간차이로 부터 계산되고, 공기중 초음파의 속도를 곱하여 초음파 이동거리를 알아낸다. 이를 위해 Zynq의 내장 ADC, FIR (finite impulse response) 필터, Kalman 필터로부터 초음파 펄스를 생성하고, RF 인터페이스로부터 RF 기준펄스를 생성한다. Kalman 필터와 RF 인터페이스는 baremetal 멀티프로세싱에 의해 Zynq의 듀얼 프로세서 코어에 c-코드로 프로그래밍하고 나머지 구성 요소들은 Zynq의 FPGA 내에 설계하여, HW/SW co-design을 구현한다. 이를 통해 HW design에 비해 Zynq 자원의 가용률을 낮추고, 설계 시간을 대폭 줄일 수 있었다. 설계 툴로 Vivado IDE (integrated design environment)를 이용하여, 전체 신호처리 시스템을 계층적 블록 다이어그램의 형태로 설계하였다.

• 한국항공우주학회지
• /
• 제48권6호
• /
• pp.467-478
• /
• 2020

위성비행소프트웨어의 역할이 커짐에 따라 가상화 기술이 위성에도 도입되고 있다. 가상화 기술 중 하나인 하이퍼바이져는 하드웨어 자원의 가상화를 통해 하드웨어를 보다 효율적으로 쓸 수 있도록 도와준다. 동시에 가상화 기술은 소프트웨어의 복잡도를 낮추어 신뢰성을 높이는 역할도 수행한다. 한국항공우주연구원에서는 위성용 하이퍼바이져 중 하나인 XtratuM을 차세대 하이퍼바이져 후보군으로 선정하고, 이를 위성비행소프트웨어에 적용할 수 있는지 가능성을 확인하고 있다. XtratuM은 하드웨어 효율성을 높일 수 있지만 SMP를 지원하지 않아 인공위성의 자세제어 알고리즘과 같이 고성능/병렬처리가 필요한 부분에 적용이 어렵다는 한계점을 지니고 있다. 본 논문에서는 XtratuM의 기능 확장과 RTEMS XM-SMP BSP를 추가적으로 구현하여 RTEMS 기반 SMP를 지원하도록 만든다. XtratuM을 분석하여 SMP에 필요한 기능을 하이퍼콜로 추가한다. 그 후 BSP를 수정하여 SMP에 필요한 다수의 프로세서를 초기화하는 과정과 프로세서간의 통신을 위한 초기화 과정을 구현한다. 나아가 문맥 교환, 인터럽트와 같이 SMP에 의한 충돌이 발생할 수 있는 부분에 대해서도 개선한다. 이렇게 개발한 RTEMS XM-SMP는 4개의 코어를 가지고 있는 GR740 보드를 이용하여 SMP 벤치마크 함수를 수행하여 검증하고 SMP를 통한 성능 변화를 확인한다.

• 한국컴퓨터정보학회논문지
• /
• 제20권4호
• /
• pp.33-40
• /
• 2015

본 논문에서는 원격 제어 기능을 갖는 교육용 로봇 시스템을 임베디드 환경에서 설계 및 구현하였다. 로봇 시스템의 기반이 되는 센싱 정보 처리와 소프트웨어 설계, 및 프로그래밍 실습 교육을 위한 템프릿 설계 기법을 제시하였다. 시스템의 개발 환경으로 CPU는 Cortex-M3 코어를 사용한 LPC1769 프로세서, 디버깅 환경은 LPCXPRESSO, 펌웨어 개발 언어는 C언어를, OS는 FreeRTOS를 사용하였다. 시스템 동작 과정은 무선 RF 통신을 이용하여 서버의 제어 명령을 수신하여, 교육용 로봇의 다양한 센서를 구동시킨다. 교육 과정으로는 로봇의 기본 동작 프로그램을 제공하여 실습생으로 하여금 컴파일 및 로딩이후 데모 동작을 우선 실행하도록 하였다. 이후 이의 데모 기능의 프로그래밍 기술을 교육하기 위해 단계별로 교육하도록 하였다. 로봇 동작과정에 대한 실습과 그에 대한 프로그래밍 기법이다. 또한 서버와 로봇간 통신 기법은 RF 통신환경에서 독자적인 프로토콜이 설계되었고, 로봇 센싱 데이터 처리과정을 분석하여 만족할 만한 성능 처리 결과를 제시하였다.

• 한국컴퓨터정보학회논문지
• /
• 제25권2호
• /
• pp.11-19
• /
• 2020

최신 GPU는 GPGPU를 활용하여 범용 연산이 가능하다. 뿐만 아니라, GPU는 내장된 다수의 코어를 활용하여 강력한 연산 처리량을 제공한다. AES 알고리즘은 다수의 병렬 연산을 요구하지만 CPU 구조에서는 효율적인 병렬처리가 이뤄지지 않는다. 따라서, 본 논문에서는 강력한 병력 연산 자원을 활용하는 GPGPU 구조에서 AES 알고리즘을 수행함으로써 AES 알고리즘 처리시간을 줄여보았다. 하지만, GPGPU 구조는 AES 알고리즘 같은 암호알고리즘에 최적화되어 있지 않다. 그러므로 AES 알고리즘에 최적화될 수 있도록 재구성 가능한 GPGPU 구조를 제안하고자 한다. 제안된 기법은 SM의 개수를 동적으로 할당하는 IPC 기반 SM 동적 관리 기법이다. IPC 기반 SM 동적 관리 기법은 GPGPU 구조에서 동작하는 AES의 IPC를 실시간으로 반영하여 최적의 SM의 개수를 동적으로 할당한다. 실험 결과에 따르면 제안된 동적 SM 관리 기법은 기존의 GPGPU 구조와 비교하여 하드웨어 자원을 효과적으로 활용하여 성능을 크게 향상시켰다. 일반적인 GPGP 구조와 비교하여, 제안된 기법의 AES의 암호화/복호화는 평균 41.2%의 성능 향상을 보여준다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제6권3호
• /
• pp.105-112
• /
• 2017

PCI Express는 고속, 저전력 등의 특성으로 인하여 프로세서와 주변 I/O 장치들을 연결하는 업계 표준의 버스 기술이다. PCI Express는 최근 고성능 컴퓨터나 클러스터/클라우드 컴퓨팅 등의 분야에서 시스템 인터커넥션 네트워크로서 그 활용가능성을 검증하고 있는 추세이다. PCI Express가 시스템 인터커넥션 네트워크로서 활용가능하게 된 계기는 PCI Express에 NTB(non-transparent bridge) 기술이 도입되면서부터이다. NTB 기술은 물리적으로 두 PCI Express subsystem을 연결가능하도록 하지만, 필요할 경우 논리적인 격리(isolation)를 제공하는 특징이 있다. 또한, PGAS(partitioned global address space)와 같은 공유 주소 공간(shared address space) 프로그래밍 모델은 최근 멀티코어 프로세서의 보편화로 인하여 병렬컴퓨팅 프레임워크로 각광받고 있다. 따라서, 본 논문에서는 차세대 병렬컴퓨팅 플랫폼을 위하여 PCI Express 환경에서 OpenSHMEM을 구현하기 위한 초기 OpenSHMEM API를 설계 및 구현하였다. 본 연구에서 구현한 15가지 OpenSHMEM API의 정확성을 검증하기 위해서 Github의 openshmem-example 벤치마크의 수행을 통하여 확인하였다. 현재 시중에서는 PCI Express 기반 인터커넥션 네트워크는 가격이 매우 비싸고 아직 일반인이 사용하기 용이하도록 NIC형태로 널리 보급되지 않은 실정이다. 이러한 기술개발 초기단계에서 본 연구는 PCI Express 기반 interconnection network를 RDK(evaluation board) 수준에서 실제로 동작하는 실험환경을 구축하고, 여기에 추가로 최근 각광받는 OpenSHMEM software stack를 자체적으로 구현하였다는 데 의의가 있다.