• Proceedings of the Korea Multimedia Society Conference
• /
• 2002.05d
• /
• pp.1146-1150
• /
• 2002

멀티미디어 데이터 처리나 암호화 알고리즘같은 계산량이 많고 마른 시간안에 처리되어야하는 어플리케이션들을 처리하기 위하여 최근의 컴퓨팅 환경은 재구성가능한 시스템과 일반적인 마이크로 프로세서가 결합된 시스템을 폭넓게 활용하고 있다. 이러한 시스템의 시장적응성을 높이기 위해서는 프로토타입을 제작하기 전에 설계변수에 따른 성능수치를 이미 예측하여 최소의 비용으로 시스템의 수행시간 및 자원제약사향을 만족할 수 있는 구조를 찾아내는 것이 필수적이다. 본 논문에서는 Y-chart 설계방법의 기본 개념을 Hybrid 시스템에 적용가능하도록 확장하여, 재구성 가능한 시뮬레이터를 개발하였고, 이를 기반으로 H.263 인코더 모델을 어플리케이션모델로 하고 FPGA와 일반적인 프로세서를 사용하는 가상의 시스템을 하드웨어 모델로하여 설계공간탐색을 진행하였다. 설계공간 탐색을 통한 시뮬레이션 결과는 시스템 설계자들에게 실제 포로토타입을 구축하지 않고 최적의 설계변수를 결정할 수 있게 하여 설계시간과 설계비용을 현저하게 줄여줄 것으로 기대된다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 1998.04a
• /
• pp.355-360
• /
• 1998

병렬처리 컴퓨터는 하드웨어, 소프트웨어적인 두 가지 측면에서 동시에 만족되어질 때 최적의 성능 향상을 가져올 수 있다. 본 연구는 다양한 토폴로지를 제공하고 가격대 성능비가 좋은 트랜스퓨터상에서 자료간 종속 관계에 있는 병렬 코드를 수행하는 방법들을 소프트웨어적인 기법을 통해 알아보고 종속 관계에 있는 자료 처리 시 프로세서 수의 증가를 통한 속도향상을 실험하였다. 그 결과 본 논문에서 제시한 코드로 자료의 교환량을 최소화하기 위한 기법인 경우 프로세서의 수가 2개 일 때 cost-effective임을 제시하였다. 따라서 트랜스퓨터에서 효율적인 병렬 처리를 위해서는 각 node의 토폴로지, 자료분산 모델, processor의 개수들이 반드시 고려되어야 한다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2002.05d
• /
• pp.1007-1011
• /
• 2002

소형 플랫폼에 자바 언어를 구동하기 위한 PJAVA VM(이하 PVM)이 많은 관심을 끌고 있다. PVM 역시 JVM과 같이 클래스 로더, 서브시스템, 런타임 데이터 영역 (메소드 영역, 힙 자바 스택, PC레지스터, 원시 메소드 스택), 실행 엔진으로 구성되어 있다. 본 논문의 서론은 PDA 및 set-top등을 소개하고 JAVA 언어를 구동하기 위해 필요한 플랫폼을 소개하고, J2ME와 PJAVA를 관계를 소개하였다. 관련연구는 PVM의 메소드 구조에 대해 연구하였다. 그리고 본론으로 PVM에서 프로세서 마무리 처리과정을 분석하고 이 과정에서 프로세서의 종료 작업 알고리즘을 개선 하였다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2000.11a
• /
• pp.557-560
• /
• 2000

웹 환경의 많은 유휴상태 호스트를 이용하여 작업이 병력 처리가 가능하다. 그러나, 이로 인해 발생하는 호스트들의 가용성 및 웹의 가변성을 예측하기는 힘들다. 본 논문에서 제시한 시스템 WebSM은 작업에 대한 효율적인 병렬 처리를 위한 적응적 작업 할당 기법을 제시한다 또한 호스트들의 자유로운 연산 참여에 따른 작업 재할당 기법과 결함 및 삭제로 인해 미수행된 일부분의 작업 처리가 가능하도록 동적 작업 프로세서 관리 스킴을 제시한다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2002.05c
• /
• pp.44-48
• /
• 2002

본 논문에서는 한국형 디지털 서명 표준인 KCDSA에서 사용할 목적으로 개발된 국내 해쉬 함수 표준인 HAS-160 알고리즘을 VLSI 설계하였다. 하나의 단계연산을 하나의 클럭에 동작하고 단계연산의 핵심이 되는 4개의 직렬 2/sup 3/ 모듈러 가산기를 CSA(Carry Save Adder)로 구현하여 캐리 전파시간을 최소로 하고 HAS-160 해쉬 알고리즘의 특징인 메시지 추가생성을 사전에 계산하여 지연시간을 줄이는 설계를 하였다. 설계된 해쉬 프로세서를 0.25 urn CMOS 스탠다드 셀 라이브러리에서 합성한 결과 총 게이트 수는 약 21,000개이고 최대 지연 시간은 5.71 ns로 최대 동작주파수 약 175 MHz서 약 1,093 Mbps의 성능을 얻을 수 있었다.

• Journal of KIISE:Computing Practices and Letters
• /
• v.16 no.8
• /
• pp.863-867
• /
• 2010

Multi-core processors are becoming increasingly popular. As they are widely adopted in embedded systems as well as desktop PC's, many multimedia applications are being parallelized on multi-core platforms. However, it is difficult to parallelize applications with inherent data dependencies such as encryption algorithms for multimedia data. In order to overcome this limit, we propose a technique to overlap computation and communication using an otherwise idle core in this paper. In particular, we interpret the problem of multimedia computation and communication as a pipeline design problem at the application program level, and derive an optimal number of stages in the pipeline.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2003.11a
• /
• pp.19-22
• /
• 2003

빨라진 프로세서와 충분한 메모리로 인하여 MPEG-1 MPEG-4 등의 동영상 표준을 기반으로 한 컨텐츠를 PDA 와 같은 모바일 단말기에서 단순히 플레이 시키는 일은 더 이상 문제가 되지 않는다. 이제는 사용자가 자신의 단말기에서 미디어를 감상하는 차원을 넘어서 사용자가 참여 할 수 있는 다양한 컨텐츠를 원한다. 이에 이 논문에서는 SMIL2.0 을 기반으로 하는 대화형 멀티미디어 언어를 연구하고, 여기에 벡터 그래픽스(Vector Graphics)를 추가 시켰다. 또한, 트랜스래이터(Translator)를 구현하여 markup language 를 바이너리 포맷(Binary format)으로 변환시킴으로써 좀 더 모바일 환경에 적합하도록 하였다. 본 논문에서 연구한 대화형 멀티 미디어 언어를 이용하여 대화형 미디어 컨텐츠를 제작하고 자체적으로 제작한 PDA 용 통합 미디어 플레이어에서 재생시킴으로써 대화형 멀티미디어 언어를 이용한 무선 환경에서 다양한 서비스의 가능성을 제시하여 준다.

• Journal of Korea Multimedia Society
• /
• v.6 no.3
• /
• pp.488-495
• /
• 2003

With the development of networks, multimedia communication has expanded its application field. From the remote control for household electric appliances to medicine, games, video conferencing and multimedia chatting, multimedia communication is being used in all parts of our lives. This multimedia communication requires the transmission of a lot of data at high speed. But if the transmission rate of the communication network exceeds the processing speed of being used in the high speed network environment, a bottleneck occurs in each node and deteriorates the performance of the network. This is the main reason for the slow speed of data transmission and packet loss. In this paper, considering the client's processing performance, reception performance was predicted and the way of flow control was shown. The computing performance of relevant Processor and its performance was estimated through the actual implementation.

• Journal of KIISE:Computing Practices and Letters
• /
• v.13 no.7
• /
• pp.454-461
• /
• 2007

Portable embedded systems have recently become smaller in size and offer a variety of junctions for users. These systems require high performance processors to handle the many functions and also a small battery to fit inside the system. However, due to its size, the battery life has become a major issue. It is important to have both efficient power design and management for each function, while optimizing processor voltage and clock frequency in order to extend the battery life of the system. In this paper, we calculated the efficiency of power in optimizing power rail. This system has two microprocessors. One is used to play music and movie files while the other is for DMB. In order to reduce power consumption, the DMB microprocessor is turned of while music or videos are played. Lastly, DVFS is applied to the processor in the system to reduce power consumption. Experimental results of the implemented system have resulted in reduced power consumption.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2000.04a
• /
• pp.453-457
• /
• 2000

병렬 시스템 환경에서 최적의 스케쥴링을 수행하기 위해서는 병렬성을 가진 iteration 들에 대해 최소의 동기화 오버헤드와 load balance 가 달성하도록 스케쥴링을 수행해야한다. 다중 프로세서들은 실행을 위하여 메모리로부터 iteration 들에 대한 chunk를 계산한 후 할당받게 된다. 이때, 각 프로세서들의 상호 배타적인 메모리 접근으로 많은 오버헤드 및 병목현상이 발생된다. 또한, 프로세서에게 할당된 chunk 내 iteration 들의 실행시간 분포가 서로 상이한 경우에는 load imbalance 의 원인이 되어 결과적으로 전체 스케쥴링에 나쁜 영향을 준다. 따라서, 최적의 스케쥴링을 수행하기 위해서 본 논문에서는 기존의 스케쥴링 방법들에서 문제점들을 도출하고 자료의 국부성과 프로세서 동족성을 고려한 개선된 병렬 루프 알고리즘을 제안하고, 성능평가를 통해 개선된 알고리즘이라는 것을 보였다.