• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.25 no.1B
• /
• pp.193-200
• /
• 2000

본 논문에서는 소형으로 설계된 칼라 4화면 분할기를 위한 메모리 제어 알고리듬을 제안한다. 4화면 분할기는 크게 비디오 디코더부, 메모리부, 비디오 인코더부, OSD (On Screen Display)부, MICOM부, 제어부로 구성되어 있다. 본 논문의 칼라 4화면 분할기는 비디오 디코더부와 비디오 인코더부를 각각 원칩을 이용하여 설계하였으며, 제어부를 FPGA를 사용하여 원칩으로 제작하였다. 화면 4분할을 위해서 메모리 읽기 신호를 실 시간으로 제어하여 비디오 시스템을 제작하였다. 사용된 메모리 제어알고리듬은 비디오신호제어 및 디지털 메모리를 이용하는 다른 시스템에 적용될 수 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.617-619
• /
• 1999

본 논문에서는 H.263과 G.723.1을 이용한 인터넷 화상회의 시스템의 구현을 기술한다. 시스템은 회의요청자의 요구에 대한 처리를 담당하는 프로세스와 미디어를 압축하여 전송하는 송신부, 그리고 상대방이 전송한 미디어를 복원하여 재생하는 수신부로 구성된다. 비디오와 오디오의 엔코더 및 디코더 모듈들은 소프트웨어 콤포넌트로 구현되어 다양한 스트리밍 시스템의 개발에 사용될 수 있다. 또한 IP 멀티캐스트, TCP/UDP 등의 프로토콜을 지원하여 다양한 형태의 회의를 가능하게 한다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 1998.06a
• /
• pp.43-46
• /
• 1998

MPEG-2 비디오 표준에서는 좀 더 고품위의 화질을 유지하기 위해 많은 변수들을 조절할 수 있도록 한다. MPEG-2의 header를 통해 전송되는 이러한 변수들이 MPEG 비디오 디코더에서 올바로 해석되어야 전송한 영상 신호와 동일한 신호를 수신자가 볼 수 있을 것이다. 본 논문에서는 MPEG 비디오 디코더의 정상 동작을 검사할 디코더만을 이용해 확인할 수 있도록 제작한 검사용 비트열을 소개한다. 또 공개되어 있는 검사용 비트열의 특성과 제작한 비트열의 검사방식을 software 디코더의 결과로 비교 분석한다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 1997.11a
• /
• pp.101-106
• /
• 1997

Palplus system is a new European 16:9 wide screen TV format which has a full compatibility with standard PAL and the system has a advantage of improving picture quality by the reduction of cross color and cross luminance as well as making use of the full horizontal luminance bandwidth of the PAL system. We implemented European 16:9 PALplus Digital decoder(625/50/2:1) system using SVP(Serial Video Processor) IC and discrete helper demodulator.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10c
• /
• pp.676-678
• /
• 2003

최근에 2.5G나 3G 이동 단말 장치를 위한 프로세서로, 다양한 멀티미디어가 가미된 응용구현이 가능하도록 RISC 프로세서와 DSP를 포함하는 단일 칩 프로세서 기술이 등장하고 있다. 이에 따라 듀얼 프로세서 구조에서 비디오 인코딩/디코딩의 처리 속도를 향상시키기 위안 비디오의 인코더/디코더 구조를 제안한다. 기존의 연구에서는 비디오의 인코딩/디코딩의 전 과정을 DSP가 담당하도록 설계하였으나 많은 비트 연산이 필요한 부분에서는 RISC 칩보다 효율성이 낮게 된다. 이러한 문제점을 해결하기 위하여 본 논문에서는 비디오 신호 처리의 인코딩/디코딩을 구성하는 모듈들을 DSP와 RISC의 특성에 맞도록 분리해 수행시킴으로써 효율성을 높이고자 한다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.28 no.6
• /
• pp.310-316
• /
• 2001

본 논문에서는 10N March 테스트 알고리즘에 기반한 내장된 이중 포트 메모리를 위한 효율적인 테스트 알고리즘을 제안하였다. 제안된 알고리즘은 각각의 포트에 대해 독립적으로 테스트 알고리즘을 적용함으로써 각각의 포트에 대해서 단일 포트 메모리 테스트 알고리즘을 적용하는 방법에 비해 시간 복잡도를 20N에서 8.5N으로 시간 복잡도를 줄였다. 그리고 제안된 알고리즘은 주소 디코더 고장, 고착 고장, 천이 고장, 반전 결합 고장, 동행 결합 고장을 모두 검출할 수 있다.

• Proceedings of the Korean Institute of Communication Sciences Conference
• /
• 1984.10a
• /
• pp.15-18
• /
• 1984

The majority - logic decoding algorithm for Geometry code is more simply imlemented than the known decoding algorithm for BCH codes. Thus, the moderate code word, Geometry codes provide rather effective error control. The purpose of this paper is to investigate the Reed - Muller code and to design the encoder and decoder circuit and to find the performance for (15, 11) Reed - muller code. Experimental results show that the system has not only single error - correcting ability but also good performance.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.04a
• /
• pp.43-45
• /
• 2001

본 논문에서는 MPEG 비디오 코어 프로파일 디코더 ASIC 상위 구조 설계를 시스템 수준에서 검증하는 기법을 제시한다. 상위 구조 설계는 RISC 프로세서와 펌웨어 그리고 일반 로직이 병존하는 혼합형 구조라는 것과 설계의 상위 단계라는 특징을 가지고 있기 때문에 Verilog HDL과 CSIM 모델 두 가지 모델이 혼합되어 있다. 통합 환경은 C 언어를 이용한 하드웨어 모델링 기법과 PLI를 통한 프로그래밍 언어와 Verilog의 통합 방법을 이용하여 설계 단계에서 각 블록의 특성에 가장 적합한 모델을 이용하여 동작 검증이 가능하도록 하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10a
• /
• pp.214-216
• /
• 2003

아날로그 NTSC 비디오 디코더 신호를 디코딩하여 디지털화된 컬러 값을 얻기 위해서는 컬러 버스트 신호를 동기화 해야 한다. 이 버스트 신호를 이용하여 Y. I. O의 값을 분리하기 때문이다. 아날로그 디코더의 경우에는 내부에 버스트 신호와 동기화 한 클럭을 PLL이나 DLL등을 이용하여 발생시켜서 I의 위치를 알아낸다. 비디오 신호 해독을 위한 전용의 PLL을 위해 아날로그 방식의 VLSI설계를 하는 것은 많은 노력이 들어갈 뿐만 아니라 특정 Fab에 종속되어 전체 칩의 이식성을 떨어뜨리게 된다. 본 논문에서는 아날로그 PLL이 없이도 디지털 입력데이터의 산술 연산을 통해서 컬러 버스트 동기화를 검출하는 방법을 제안한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2020.11a
• /
• pp.733-734
• /
• 2020

음성인식은 음향모델, 언어모델, 디코더 등의 기술을 이용한다. 음성인식은 하드웨어와 소프트웨어 구성이 정확하게 설계가 되어야 한다. 음성인식 프로젝트는 인프라 구성과 도입되는 음성인식 엔진도입, 인식률 그리고 시스템과의 연계가 중요하다. 하지만 음성인식 프로젝트는 솔루션 도입으로 인지하고 수행할 경우에는 많은 위험이 발생한다. 이 중 가장 문제가 되는 것이 인식률이다. 본 논문에서 음성인식 개발 프로젝트 수행에 도출되는 인식률을 개선하는 방안을 제시하겠다.