• ETRI Journal
• /
• v.8 no.2
• /
• pp.65-74
• /
• 1986

본고에서는 전전자식 교환기 TDX-1의 국간 신호장치 R2MFC 송수신기의 구성에 관한 내용을 주로 기술하며 이의 성능 분석에 관해 고찰한다. 신호의 검출을 위해 디지틀 신호처리 방식은 여러가지가 있지만 R2MFC 국간 신호의 주파수 특성에 따라 특정 신호주파수의 예민한 응답 특성이 요구되므로 DFT(Discrete Fourier Transform)에 의한 방식으로 괴첼알고리즘을 사용하였으며 이의 실현은 실시간 처리를 위해서 전용의 디지틀 신호처리용 프로세서(UPD7720)를 이용하고 있다. 끝으로 TDX-1의 가입자 신호장치에 대해 개략적으로 기술하였다 .

• Electronics and Telecommunications Trends
• /
• v.7 no.3
• /
• pp.96-107
• /
• 1992

본 고에서는 디지틀 신호 처리기의 효율적 설계를 위해 필수적으로 요구되는 고수준 논리 합성 문제를 다룬다. Behavioral representation으로부터 structural representation으로의 변환은 복잡도의 문제로 인해 제한적으로 연구되어 온 분야로서 최근 VHDL의 표준화에 따라 많은 연구가 요구되고 있다. 본 고에서는 기존의 제안된 방법을 중심으로 VHDL과의 관계 그리고 앞으로의 전망 등에 대해 논한다.

• Journal of the KSME
• /
• v.25 no.2
• /
• pp.130-136
• /
• 1985

확정적 계측신호에 극한시키며 현장 혹은 연구실에 종사하고 있는 기계기술자에게 필요로 하는 애널로그계측과 디지틀계측의 특성과 계측시스템의 구성, 연산증폭기(Op. Amp)의 원리 및 응용, 측정신호의 선형화, 마이크로 프로세서의 원리 A/D, D/A 변환기의 원리 및 응용, 자료처리시 스템, 센서의 원리 및 응용, 디지틀계측시스템의 최근동향등 메카트로닉스시대에서 요청되는 계 측공학의 주요과제에 대하여 기술한다.

• 전기의세계
• /
• v.43 no.1
• /
• pp.20-22
• /
• 1994

이동통신은 그 방식이 아날로그든 디지틀이든 같은 기능의 음성신호를 송신하고 수신하는 것이다. 아나로그형은 크게 RF 수신부, RF 송신부, 신호처리부 제어부 그리고 전원부로 나누어 진다. 통화시 송,수신이 동시에 이루어지므로 송신신호와 수신신호가 서로 간섭하지 않도록 정교환 신호 여과기가 필요하다. Philips사의 경우 몇개의 칩으로 RF/IF 변환, 아나로그 신호처리 그리고 신호제어를 할 수 있도록 설계하였고 몇몇 선두회사들은 하나의 아나로그 처리기로 baseband 아나로그 신호를 처리 할 수 있도록 설계하였다. RF 부분은 아직 별도의 PCB에 제작되는데 이유는 IF 부분의 송.수신부가 공간을 많이 차지하며, RF 부분에는 가격을 내리기 위해 개별 소자들이 많이 쓰이기 때문이다.

• ETRI Journal
• /
• v.6 no.4
• /
• pp.41-44
• /
• 1984

디지틀 가입자 교환기 및 가입자 장치의 Subscriber, Line Circuit(SLC)에서는 서비스의 질 및 가격의 저렴화 추구에 따라 디지털 신호처리(DSP) 기술의 응용을 위한 연구가 크게 활성화되고 있다. 본 연구에서는 기존 SLC에서의 CODEC과 필터 기능, 2선 임피던스 정합 및 transhybrid balance기능을 DSP의 programmability 및 flexibility를 최대로 활용, 디지틀 필터에 의해 실현할 수 있도록 그 구성을 시도하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.19 no.5
• /
• pp.787-795
• /
• 1994

In this paper, we have proposed a bit synchronization algorithm which extracts the synchronized clock for random NRZ signal and designed a circuit followed by its performance analysis. The synchronization circuit consists of the Data Transition Detector and Mod 64 Counter, Phase Comparison and Controller, 64 Divider. The data input rate and master clock rate are 16 Kbps and 4.096MHz, respectively. The phase is compensated by 1/64 of the data signal period for every data bit. Through a series of experiments, the maximum immunity of phase jiter for input signal and the deviation of the recovered clock are measured 23.8% and 1.6%, respectively. The fully digital synchronization circuit is simple to implement into signal IC chip and also effective for the low speed digital mobile communications.

• ETRI Journal
• /
• v.8 no.4
• /
• pp.4-17
• /
• 1986

통신용 반도체 기술의 특징으로는 소량 다품종, 초고속화, 애널로그 회로의 집적화, 광집적회로화 등을 들 수 있다. 통신 시스팀의 실현에는 소형화, 저소비 전력화, 초고속화 등의 이유로 LSI 또는 VLSI의 적용이 대전제로 되고 있다. 본고에서는 현재 사용되고 있는 신호 처리, 신호 전송, 전달 처리, 정보 처리용의 주요 LSI에 대하여 살펴보는 한편, 통신용 반도체의 요구 조건을 만족시키기 위한 반도체 기술 중에서 설계 기술과 공정 기술에 대한 최근의 기술 동향을 살펴보고자 한다. 즉, LSI산업의 변환기를 가져오고 있는 직접회로 설계 기술인 ASIC과 함께, 집적도의 향상에 따라 애널로그기능과 디지틀기능을 하나의 칩에 형성시킬 수 있는 BiCMOS 공정기술에 대한 기술 동향을 살펴본다.

• ETRI Journal
• /
• v.13 no.2
• /
• pp.9-14
• /
• 1991

직병렬 승산기는 피승수와 승수중 어느 하나가 병렬로 입력되고 또다른 수는 직렬로 입력되는 구조를 가지며, 디지틀 신호처리, 온라인 응용, 특수 목적용 계산 시스팀 등에서 많이 이용되고 있다. 본 논문에서는 2 의 보수를 위한 직병렬 승산기의 논리구조를 제안한다. 제안한 2의 보수 직병렬 승산기는 효과적인 2의 보수 직병렬 승산 알고리즘에 의해서 모든 데이터 신호가 국부적 연결만으로 구성되며, 간단하고 모듈화된 하드웨어의 구성으로 쉽게 설계할 수 있다. 이 승산기는 무부호 승산과 마찬가지로 2n+1 사이클만을 필요로 하고, 각 사이클 시간은 무부호 직병렬 승산에 비해서 2의 보수 승산을 위한 XOR 게이트의 지연시간이 추가된 것뿐이다. 또한, 제안한 2의 보수 직병렬 승산기는 VLSI 구현에 매우 적합한 구조를 지닌다.

• The Transactions of the Korean Institute of Electrical Engineers
• /
• v.41 no.5
• /
• pp.562-572
• /
• 1992

In this paper, we propose software algorithms which provide acceleration/deceleration characteristics essential to high dynamic performance at the transient states where industrial robots or CNC machine tools start and stop. Software acceleration/deceleration methods are derived from the mathematical analyses of typical hardware systems controlling acceleration/deceleration. These methods make servo motors, which drive axes of motion, start and stop smoothly without vibration in the repeated tools. The path error, which is one of the most significant factors in the performance evaluation of industrial robots or CNC machine tools, is analyzed for linear, exponential, and parabolic acceleration/deceleration algorithms in case of circular interpolation. The analyses show that path error consists of the distance between the required path and generated one through acceleration/deceleration, and that between the generated one through acceleration/deceleration algorithm and the actual one of the end effector of the industrial robot or tool of the CNC equipment.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.17 no.10
• /
• pp.1063-1073
• /
• 1992

This paper deals with a method for extracting picture signals from CD graphics with a conventional CD player, schemes for designing circuits for the effective extraction of control signals, and the implementation of such circuits using commercially available logic components, thereby achieving cost-effectiveness. This paper also presents an implementation and evaluation of the CD-G system, which requires extracting picture signals, deinterleaving the extracted signals and analyzing control commands and displaying them on a screen. The CD-G system implemented using the extraction circuit presented herein has been observed to operate well in real time.