• 제목/요약/키워드: 디지털 통신시스템

검색결과 2,135건 처리시간 0.039초

M/W대역 디지털 방송중계용 FPU 무선전송 시스템 분석과 시뮬레이터 설계 (Analysis and Simulator Design of Portable Microwave Digital FPU Transmission System)

  • 강희조;조성언;최용석
    • 한국정보통신학회논문지
    • /
    • 제7권4호
    • /
    • pp.658-666
    • /
    • 2003
  • 본 논문에서는 M/W 디지털 방송중계용 주파수의 공유방안에 관한 연구의 기초단계로서 AWGN 채널 환경에서 M/W 디지털 방송중계용 FPU(Field Pick Up) 무선전송 시스템 규격 및 특성을 분석하고 시뮬레이터 설계를 통하여 시스템 성능을 분석하였다. 국내 방송 중계용의 경우 디지털화 진행이 추진되고 있는바 향후 M/W 방송중계용 주파수 재배치를 위한 간섭평가 및 국내 방송중계용 표준화에 대한 기초 자료로 활용하고자 한다.

멀티레이트 이산화를 이용한 디지털 제어기 설계 (The Digital Controller Design using Multirate Discretization)

  • 박종우;곽칠성
    • 한국정보통신학회논문지
    • /
    • 제6권1호
    • /
    • pp.1-5
    • /
    • 2002
  • 디지털 제어시스템을 설계하려면, 먼저 아날로그 시스템을 설계한 후, 이산화하여 디지털 시스템을 설계한다. 본 논문에서는 최적 디지털 제어기의 선계에 샘플치 제어이론을 적용한다. 특히, 아날로그 제어기들의 멀티레이트 이산화에 Η$_2$최적화를 이용한다. 멀티레이트 구조상 인과성 제약을 갖는 멀티레이트 Η$_2$최적화를 통해 해를 얻는다. 설계 예제를 통해, 기존 이산화 방법과 비교하여, 멀티레이트 설계방법의 우수성을 확인한다.

M/W 대역 휴대용 디지털 무선전송 시스템의 성능에 관한 연구 (A Study on the Performance of M/W Band Portable Digital Wireless Transmission System)

  • 서인혜;강희조;최용석
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2005년도 추계종합학술대회
    • /
    • pp.233-236
    • /
    • 2005
  • 국내외적으로 M/W 중계용 주파수 대역은 3${\sim}$30GHz 대역이다. 그러나 갈수록 늘어나는 서비스와 전송용량의 증대로 인해 주파수 부족현상이 일어나는 추세이다. 이에 대한 방안으로 주파수 재배치에 관한 문제가 대두되고 있다. 이동방송 중계용 링크인 FPU 링크는 차후 다른 주파수 대역으로 이전시 이전의 링크에서 사용되었던 시스템 제원을 토대로 필요한 대역에 대해 다양한 변조방식으로 시뮬레이션 평가 후 이용채널 개수 및 이전 가능 여부등과 같은 조치가 수행되어져야 한다. 본 논문에서는 M/W 대역 휴대용 디지털 무선전송 시스템으로써 디지털 FPU 링크 시스템을 모델링하고 이동환경에서 발생하는 도플러 천이 효과를 고려한 Clark & Gans 페이딩 채널 모델을 고려하여 페이딩의 영향에 따른 시스템 성능을 분석하였다.

  • PDF

멀티코어 디지털 신호처리 프로세서의 성능 연구 (Performance Study of Multicore Digital Signal Processor Architectures)

  • 이종복
    • 한국인터넷방송통신학회논문지
    • /
    • 제13권4호
    • /
    • pp.171-177
    • /
    • 2013
  • 최근에 이르러, 고속의 3차원 그래픽 렌더링, 비디오 화일 포맷의 변환, 압축, 암호화 및 암호해독 처리를 위한 디지털 신호처리 시스템의 성능이 고도화가 요구된다. 현재 범용 컴퓨터 시스템을 구축할 때 성능을 높이기 위하여 멀티코어 프로세서가 널리 이용되고 있으므로, 디지털 신호처리 프로세서 역시 멀티코어 프로세서 구조를 채택하여 디지털 신호처리 시스템에서 높은 성능을 얻을 수가 있다. 본 논문에서는 코어의 유형 및 개수가 멀티코어 디지털 신호처리 프로세서의 성능에 미치는 영향을 분석하기 위하여, 2 개에서 16 개로 구성되는 멀티코어 디지털 신호처리 프로세서에 대하여, UTDSP 벤치마크를 입력으로 하는 모의실험을 수행하였다. 이 때, 멀티코어 디지털 신호처리 프로세서를 구성하는 단위 코어로서, 단순한 RISC형부터 다양한 명령어 윈도우의 크기를 갖는 순차 및 비순차 실행 수퍼스칼라 코어에 걸쳐 광범위한 모의실험을 수행하여 그 성능을 분석하였다.