• 제목/요약/키워드: 디지털 지연

검색결과 589건 처리시간 0.032초

SDCDS: 지연시간을 개선한 디지털콘텐트 전송 시스템 (SDCDS: A Secure Digital Content Delivery System with Improved Latency time)

  • 나윤지;고일석
    • 정보처리학회논문지D
    • /
    • 제12D권2호
    • /
    • pp.303-308
    • /
    • 2005
  • 중앙집중 구조의 멀티미디어 디지털콘텐트 서비스에서는 서버의 과부하 문제와 네트워크 트래픽의 급격한 증가 문제가 발생한다. 최근에는 이러한 문제점을 해결하기 위한 디지털콘텐트 전송기술로 CDN에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 디지털콘텐트의 전송 및 관리 시스템에서, 보안성능과 처리지연시간을 개선한 시스템인 SDCDS(Secure Digital Content Delivery System)을 설계하였다. SDCDS에서는 CDN에서의 보안성과 이에 따른 처리 지연시간 개선을 목적으로 하고 있다. 이를 위해서는 보안방식과 캐싱 방식을 CDN의 구조적 특성을 고려하여 설계하여야 한다. SDCDS에서는 공개키 기반 보안 방식을 CDN의 구조적 특성을 반영하도록 설계하였고, 암호화된 DC와 일반 DC의 그룹별 캐싱 방식의 향상된 캐싱 성능을 통해 처리 지연시간을 개선하였다. 또한 실험을 통해 제안 시스템의 성능을 평가하였다.

FIR과 IIR 필터를 이용한 고정밀 디지털 오디오용 데시메이션 필터 설계 (The Design of Decimation Filters for High Precision Digital Audio Using FIR and IIR Filters)

  • 신건순
    • 한국정보통신학회논문지
    • /
    • 제5권4호
    • /
    • pp.630-638
    • /
    • 2001
  • 본 논문은 기존의 고정밀 오디오 ADC 칩 내에서 통과대역 내에서 발생하는 감쇠 특성을 보상하기 위해 디지털 데시메이션 필터의 구조를 FIR와 IIR 필터를 혼합한 구조를 제시하였다. 제시된 AU 구조에 의해 기존의 디지털 데시메이션 필터 구조 보다 RAM과 MAC크기가 감소됨을 알 수 있었고, 6차 $\Delta\Sigma$ 변조기와 디지털 데시메이션 필터의 특성은 통과대역 내$(\leq\; 0.4535 \times fs)$에서 진폭은 $\pm0.0007dB,\; 0.4535\times fs$ 에서 감쇠는 -0.0013(dB), 저지대역 이상$(\geq\; 0.5465 \times fs)$에서 감쇠는 -110dB였고, 통과대역 내에서 군지연이 30.07/fs〔s〕이고, 군지연 오차가 0.1672%였으며, 군지연 특성은 기존 구조와 유사하였다.

  • PDF

디지털변전소 배전선로 통합 IED용 Process bus 설계에 관한 연구 (A Study on the design of Process bus for distribution line integration IED in digital substation)

  • 김석곤;안용호;이남호;한정열;이유진
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2015년도 제46회 하계학술대회
    • /
    • pp.53-54
    • /
    • 2015
  • 기존의 IEC 61850 표준 적용 국내 디지털변전소는 Station 레벨에 한정되어 구축되어 왔다. 향후 구축될 Process 레벨을 포함한 풀(Full) 디지털 변전소 디지털화는 디지털변전소 운전에 있어 중요하고 긴급한 신호인 Process bus를 통한 SV와 GOOSE신호의 전송으로 이루어지고 있다. Process bus를 활용한 배전선로 보호용 통합 IED는 GIS 등 변전소 전력설비로부터 전압과 전류 값을 MU(Merging Unit)를 통해 공급받아 각 구간의 Bay 혹은 Bank단위로 통합적인 보호 기능을 수행하고, 주 IED와 예비 IED가 서로의 상태를 상호 감시하여 보호기능의 이중화를 이루어야 하고, Sampled Value를 처리하기 위한 정밀한 시각동기화 기능을 갖추어야 한다. 만약, Process bus 시스템의 문제로 인해, 지연과 손실이 발생한다면 변전소 보호 제어에 영향을 줄 수 있으므로 Process bus를 디지털변전소에 적용하기 위해서는 Process bus 기반의 네트워크시스템에 연결된 MU와 IED가 송수신하는 SV와 GOOSE를 손실과 지연없이 전송할 수 있는지를 분석해야 한다. 본 연구에서는 디지털변전소 네트워크 시뮬레이션 시험을 통해, 배전선로용 통합 IED의 성능검증을 위해 Process bus 네트워크 시스템을 설계하고 시뮬레이션 시험을 수행하여 이를 통해 향후 국내의 Process bus 디지털변전시스템 구축을 위한 효과적인 네트워크 시스템 설계방법을 제시하고자 한다.

  • PDF

완전 디지털 다중경로발생기 (A Full Digital Multipath Generator)

  • 권성재
    • 한국산업정보학회논문지
    • /
    • 제7권2호
    • /
    • pp.74-81
    • /
    • 2002
  • 다중경로발생기는 일반적으로 시간지연발생부, 위상발생부, 감쇠발생부로 구성되며 주로 애널로그 방식으로 구현되어왔다. 따라서 경년변화가 발생할 수 있으며 여러 번의 A/D 변환, D/A변환과정으로 인한 신호의 충실도 저하, 미세지연을 위해 높은 주파수를 필요로 하는 단점이 있다. 본 논문은 다중경로 현상을 수학적으로 모델링하여 완전히 디지털 방식으로 구현하는 방법을 제안한다. 특히 시간지연부는 두 개의 블록으로 나누어 한 블록에서는 샘플단위의 시간지연을 만들고 나머지 한 블록에서는 섭샘플(subsample) 시간지연을 만들 수 있도록 하여 정밀한 시간지연값을 효율적으로 얻을 수 있도록 했다. 또한 시스템의 마스터 주파수도 특정한 값으로 고정할 필요도 없도록 하였다. 제안한 방법을 완전히 디지털 하드웨어로 구현해 본 논문에서 제안한 다중경로 발생 알고리듬의 타당성을 검증하였다.

  • PDF

양방향 배터리 충/방전 컨버터의 디지털 제어기 설계 및 구현 (Digital Controller Design and Implementation of a Bidirectional Battery Charging/Discharging Converter)

  • 이영진;한동화;최중묵;조영훈;최규하
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2013년도 전력전자학술대회 논문집
    • /
    • pp.124-125
    • /
    • 2013
  • 본 논문에서는 배터리 충/방전을 위한 3상 인터리브드 양방향 DC-DC 컨버터의 디지털 전류제어기를 설계 및 구현한다. 기존의 아날로그 제어기와 달리 디지털 PWM 지연과 제어기 연산시간 지연에 대한 현상을 고려한 디지털 전류제어기를 설계하고 배터리 충방전 시스템에 적용하여 타당성을 검증한다.

  • PDF

안전한 데이터 통신에서의 지연 분석 (Delay Analysis on Secure Data Communications)

  • 신상욱
    • 정보보호학회논문지
    • /
    • 제7권4호
    • /
    • pp.24-36
    • /
    • 1997
  • 본 논문에서는 기밀 통신 시스템에서의 지연 분석을 위해 대기 이론ㅇ르 이용하여 시큐리티와 성능사이의 tradeoff를 정량화하고, 시큐리티 메커니즘과 프로토콜에 의해 야기된 지연을 줄이기 위한 최적화기법으로 전처리, 메시지의 분할과 압축, 압축과 암호의 통합, 사용자 인증과 접근 제어의 통합을 고려한다. 그리고, 시큐리티 서비스를 제공하기 위한 시큐리티 메커니즘으로 DES를 이용한 경우, RAS 의 디지털 서명, IDEA와 RSA의 결합을 고려하고, 각각에 대해 대개 이론의 M/M/1모델, M/E/1모델, M/H/1 모델을 적용하여 컴퓨터 시뮬레이션을 통해 평균 지연을 분석한다.

0.357 ps의 해상도와 200 ps의 입력 범위를 가진 2단계 시간-디지털 변환기의 설계 (A Design of 0.357 ps Resolution and 200 ps Input Range 2-step Time-to-Digital Converter)

  • 박안수;박준성;부영건;허정;이강윤
    • 대한전자공학회논문지SD
    • /
    • 제47권5호
    • /
    • pp.87-93
    • /
    • 2010
  • 본 논문에서는 디지털 위상동기루프에서 사용하는 고해상도와 넓은 입력 범위를 가지는 2 단계 시간-디지털 변환기(TDC)구조를 제안한다. 디지털 위상동기루프에서 디지털 오실레이터의 출력 주파수와 기준 주파수와의 위상 차이를 비교하는데 사용하는 TDC는 고해상도로 구현되어야 위상고정루프의 잡음 특성을 좋게 한다. 기존의 TDC의 구조는 인버터로 구성된 지연 라인으로 이루어져 있어 그 해상도는 지연 라인을 구성하는 인버터의 지연 시간에 의해 결정되며, 이는 트랜지스터의 크기에 의해 결정된다. 따라서 특정 공정상에서 TDC의 해상도는 어느 값 이상으로 높일 수 없는 문제점이 있다. 본 논문에서는 인버터보다 작은 값의 지연 시간을 구현하기 위해 위상-인터폴레이션 기법을 사용하였으며, 시간 증폭기를 사용하여 작은 지연 시간을 큰 값으로 증폭하여 다시 TDC에 입력하는 2 단계로 구성하여 고해상도의 TDC를 설계하였다. 시간 증폭기의 이득에 영향을 주는 두 입력의 시간 차이를 작은 값으로 구현하기 위해 지연 시간이 다른 두 인버터의 차이를 이용하여 매우 작은 값의 시간 차이를 구현하여 시간증폭기의 성능을 높였다. 제안하는 TDC는 $0.13{\mu}m$ CMOS 공정으로 설계 되었으며 전체 면적은 $800{\mu}m{\times}850{\mu}m$이다. 1.2 V의 공급전압에서 12 mA의 전류를 사용하며 0.357 ps의 해상도와 200 ps의 입력 범위를 가진다.

시-촉각 지연이 실감도에 미치는 영향 (The delay effect on reality in visual and haptic presentation)

  • 김종화;황민철;김영주
    • 감성과학
    • /
    • 제11권2호
    • /
    • pp.227-234
    • /
    • 2008
  • 시각과 청각으로 표현된 디지털 콘텐츠가 감각표현을 확장하려는 연구가 활발하다. 최근에는 촉각 표현이 가능한 다양한 촉각 표현 시스템이 개발하여 촉감을 표현하는 디지털 콘텐츠 개발하고 있다. 하드웨어에 의한 촉감각 표현시 다른 감각과의 동기화가 중요한 표현 요소로 대두되고 있다. 본 연구는 햅틱(haptic)표현이 다른 감각에 비해 표현 지연 발생할 경우 실감도에 미치는 영향에 관한 것이다. 시각 및 햅틱 지연 시간을 0.5, 1.0, 2.0, 4.0(초)로 설정하여 각 지연에 대한 실감도 평가를 실시하여 선형 회귀 분석하였다. 촉각 지연 보다 시각 지연에서 실감도와 상관성을 보였으며 지연 시간이 길어질수록 실감도가 떨어지는 것을 볼 수 있었다. 그러므로 사용자는 촉감 표현에 대한 지연이 시각 지연 보다 관대한 것으로 사료된다.

  • PDF

시간 지연 연속 시간 시스템의 디지털 모델링 (Digital Modeling of a Time delayed Continuous-Time System)

  • 박종진;최규석;박인규;강정진
    • 한국인터넷방송통신학회논문지
    • /
    • 제12권1호
    • /
    • pp.211-216
    • /
    • 2012
  • 연속시간 시스템의 제어 이론은 잘 개발되어 왔다. 컴퓨터 기술의 발달로 인해 디지털 제어 기법이 여러 분야에 적용되어 왔다. 제어 시스템에 시간 지연이 있는 경우는 시스템을 효율적으로 제어하는 것이 어렵다. 제어기와 액츄에이터 그리고 센서와 제어기 간에 있는 지연은 제어 성능을 떨어뜨리고 전체 시스템을 불안정하게 할 수 있다. 본 논문에서는 다중의 상태, 입력 그리고 출력 지연을 가지는 제어 시스템을 위한 새로운 근사 이산화 방법과 디지털 설계 그리고 조정가능한 계수를 가지는 일반화된 쌍선형 변환 방법을 제안한다. 이 방법은 정수의 시간 지연을 가지는 이산 시간 모델을 동일한 연속 시간 모델로 다시 변환할 수 있다. 실제적인 예제를 통해 제안된 방법의 효율성을 증명한다.