• Title/Summary/Keyword: 듀얼

Search Result 536, Processing Time 0.022 seconds

Verification of SoC ASIC with Dual Processor Core (듀얼 프로세서 코어 내장 SoC ASIC의 검증)

  • Kim, Young-Woo;Park, Chan-Ho;Park, Kyoung
    • Proceedings of the IEEK Conference
    • /
    • 2003.07d
    • /
    • pp.1375-1378
    • /
    • 2003
  • 다중 프로세서 내장 SoC의 동작 검증에는 많은 연산과 시간을 필요로 한다. 본 논문에서는 듀얼 프로세서 내장 SoC AISC의 검증을 위해 가상 명령어 세트를 기반으로 한 프로그램 소프트웨어 모델(PSM)과 버스 트랜잭션을 발생시키는 프로세서 마크로 엔진 모델(PEM)을 사용한 검증 방법을 제시한다. 제시된 방법은 추상화된 가상 마크로 엔진 명령 세트를 사용함으로써, 적은 컴퓨팅 리소스로 다중프로세서 내장 SoC의 검증을 보다 빠르게 수행할 수 있다.

  • PDF

Experiment of Tunneling Mechanism based Attacks in IPv4/IPv6 Coexistence Networks (IPv4/IPv6 혼재 네트워크에서 터널링 메커니즘 기반 공격 실험)

  • Gyeong Gye-Hyeon;Kim Ka-Eul;Kang Seong-Goo;Ko Kwang-Sun;Eom Young-Ik
    • Proceedings of the Korea Institutes of Information Security and Cryptology Conference
    • /
    • 2006.06a
    • /
    • pp.486-489
    • /
    • 2006
  • 최근까지 IPv4/IPv6 혼재 네트워크에서 서로 다른 네트워크에 존재하는 다수의 호스트들 간 통신이 가능하도록 지원해주는 기술에 대해 많은 연구가 진행되고 있으며, 대표적인 연구 분야로는 듀얼스택 메커니즘, 터널링 메커니즘, 그리고 프로토콜 변환 메커니즘이 있다. 본 논문에서는 듀얼스택과 터널링 메커니즘에서 예상되는 세 개의 공격에 대한 실험내용을 보이고자 한다. 실험 순서는 먼저 IPv4/IPv6 혼재 네트워크를 위한 실험망을 구축하고, 구축된 실험망에서 각 메커니즘별 공격 결과를 보임으로써 해당 공격이 발생할 수 있다는 실질적이면서 구체적인 근거를 제시하도록 구성되어 있다.

  • PDF

Cascaded Dual-Buck AC-AC Converter Using Coupled Inductors (결합 인덕터를 적용한 다단 듀얼 벅 AC-AC 컨버터)

  • Kim, Heung-Geun;Cha, Hon-Nyong;Jang, Deuk-Jin
    • Proceedings of the KIPE Conference
    • /
    • 2017.11a
    • /
    • pp.117-118
    • /
    • 2017
  • 다단 듀얼 벅 AC-AC 컨버터는 암단락 사고가 없고 정류 문제가 없으며, MOSFET을 사용하여 효율을 향상시킬 수 있다. 해당 컨버터의 주된 단점은 기존의 다단 AC-AC 컨버터보다 인덕터가 많이 사용되고, 제한 인덕터의 50 % 만 사용한다는 것이다. 이러한 사실은 전력 밀도를 감소시키고 시스템 비용을 증가시킨다. 본 논문은 결합 인덕터를 사용하는 개선 된 컨버터를 제시한다. 제안 된 컨버터에서 각 셀 사이에 연결된 제한 인덕터는 하나의 코어에 결합되어있다. 따라서 전체 인덕턴스, 인덕터 풋프린트 및 자기소자부피 모두 줄일 수 있다. 제안 된 컨버터의 성능을 검증하기 위해 컨버터의 동작 및 실험 결과를 제시하였다.

  • PDF

Morphing Algorithm of Simple Polygons using Similar Triangulation (유사 삼각 분할을 이용한 단순 다각형의 형태 변환 알고리즘)

  • Song, Eun-Ha;Lee, Ju-Hui;Lee, Sang-Ho
    • Journal of KIISE:Computer Systems and Theory
    • /
    • v.27 no.11
    • /
    • pp.890-898
    • /
    • 2000
  • 본 논문에서는 단순 다각형을 대상으로 하는 형태 변환 알고리즘을 제안한다. 주어진 다각형을 삼각 분할하고 그 듀얼 트리로부터 구성된 듀얼 루트 트리를 이용하여 형태 변환을 유도하는 기하학적인 방법이다. 이 방법은 기존의 알고리즘이 수학적인 모델링을 기반으로 하기 때문에 감수해야했던 많은 양의 함수계산을 피할 수 있으며 다각형의 속성을 유지하는 삼각 분할을 사용함으로써 중간 단계에 생성된 다각형들이 언제나 적합한 형태의 다각형이 될 수 있다는 특징을 갖는다. 이러한 작업이 가능하도록 하기 위해서 본 논문에서는 유사 삼각 분할(similar triangulation)과 유사 트리의 개념을 이용하였다.

  • PDF

An Approach to Open Platform Architecture Design for 10Gbps Wire-speed (10Gps 라인속도 지원을 위한 개방형 플랫폼 구성 방법)

  • Park Joon-Seok;Kwon Kyoung-In;Kim Young-Joon
    • 한국정보통신설비학회:학술대회논문집
    • /
    • 2004.08a
    • /
    • pp.100-104
    • /
    • 2004
  • 광대역통합망 환경에서 에지 라우터에 요구되는 여러 가지 기능 및 성능항목들 중에서 차세대 개방형 시스템 플랫폼을 적용하면서도 10Gbps 라인속도를 제공할 수 있는 방안을 연구하고 그에 따른 상위수준의 시스템 구조를 제안한다. 10Gbps 인터페이스에 대해서 라인속도를 제공하기 위해서는 스위치 카드와 라인카드간의 물리적 연결에 최소한 10Gbps의 두배에 해당하는 20Gbps 대역폭 할당이 필요하며 이를 위해서 개방형 플랫폼의 패브릭 인터페이스에서는 라인카드당 8개의 연결 링크를 사용하는 듀얼-듀얼 성형 토폴로지를 사용하여야 한다.

  • PDF

Dual Stage Servo Controller for Image Tracking System (듀얼 스테이지 서보 시스템을 이용한 영상 추적장치의 정밀제어)

  • Choi, Young-Joon;Kang, Min-Sig
    • Journal of the Korean Society for Precision Engineering
    • /
    • v.24 no.2 s.191
    • /
    • pp.86-94
    • /
    • 2007
  • In this paper, a dual stage servo mechanism has been developed for image tracking system to improve control performances such as small rise time, small overshoot, small settling time, small stabilization error etc. A secondary stage, a platform, actuated by a pair of electro-magnets is mounted on a conventional elevation gimbal. In this mechanism, the gimbal provides large range but slow motion and the platform provides small range but fast positioning. A sliding mode control is applied to the platform positioning to attain robust performances and stability in the presence of the disturbance related to dynamic coupling of the gimbal and the platform. Results from experiments illustrate that the suggested dual stage mechanism controlled by the sliding mode control is effective in improving responses and attenuating the disturbance response related with dynamic coupling.

Design and Implementation of a Network Processor for High-Speed Data Processing (데이터의 고속 처리를 위한 네트워크 프로세서의 설계 및 구현)

  • 조래석;배대희;정용진;민상원;정광모
    • Proceedings of the IEEK Conference
    • /
    • 2003.07a
    • /
    • pp.141-144
    • /
    • 2003
  • 인터넷 사용자의 증가와 데이터 전송양이 폭발적으로 증가하면서, 네트워크에도 고속화 및 다기능화가 요구되고 있다. 또한, IPv4의 주소 부족 문제를 해결하기 위해 IPv6의 표준화가 진행 중인데, IPv4와 IPv6는 서로 다른 주소 체계를 사용하므로 상호 연동하기 위한 방안이 제공되어야 한다. 본 논문에서는 IPv4-IPv6 간 연동을 위한 메커니즘인 변환 방식과 터널링 방식에 모두 이용되고, 데이터의 고속 처리를 위해 프로토콜 듀얼 스택 중 3계층과 4계층을 하드웨어로 설계하였다. 특히, 3계층은 IP 기반의 고속 네트워크를 위해 듀얼 스택으로 구현함으로써 IPv4, IPv6 패킷을 단일 노드에서 처리할 수 있는 장점을 지닌다. 본 논문에서 제안한 네트워크 프로세서는 Verilog HDL을 이용하여 설계하였으며, 실제 네트워크 상의 패킷 정보를 볼 수 있는 Ethereal 프로그램을 이용하여 구한 테스트 벡터로 시뮬레이션 및 검증을 하였다.

  • PDF