• Title/Summary/Keyword: 동기클럭

검색결과 184건 처리시간 0.034초

새로운 구조의 위상 검출기를 갖는 Gbps급 클럭/데이타 복원 회로 (A Giga-bps Clock and Data Recovery Circuit with a new Phase Detector)

  • 이재욱;정태식;김정태;김재석;최우영
    • 한국통신학회논문지
    • /
    • 제26권6B호
    • /
    • pp.848-855
    • /
    • 2001
  • 본 논문에서는 GHz 대역의 고속 클럭 신호를 필요로 하는 데이터 통신 시스템 분야에 응용될 수 있는 새로운 구조의 클럭 및 데이터 복원회로를 제안하였다. 제안된 회로는 고속의 데이터 전송시 주로 사용되는 NRZ 형태의 데이터 복원에 적합한 구조로서 NRZ 데이터가 주입될 경우에 위상동기 회로에 발생하는 주요 잡음원인인 high frequency jitter를 방지하기 위한 새로운 위상 검출구조를 갖추고 있어서 보다 안정적인 클럭을 제공할 수 있다. 또 가변적인 지연시간을 갖는 delay cell을 이용한 위상검출기를 제안하여 위상 검출기가 갖는 dead zone 문제를 없애고, 항상 최적의 동작을 수행하여 빠른 동기 시간을 갖도록 하였다. Gbps급 대용량의 데이터를 복원하기 위한 클럭 생성을 목표로 하여 CMOS 0.25$\mu\textrm{m}$ 공정을 사용하여 설계한 후 그 동작을 HSPICE post-layout simulation을 통해 검증하였다.

  • PDF

위성 멀티미디어 시스템을 위한 랜덤 지연지터에 강인한 기준 클럭 복원 (A Robust Recovery Method of Reference Clock against Random Delay Jitter for Satellite Multimedia System)

  • 김원호
    • 융합신호처리학회논문지
    • /
    • 제6권2호
    • /
    • pp.95-99
    • /
    • 2005
  • 본 논문은 DVB-RCS 규격과 폐루프 버스트 동기 제어 방식을 적용한 양방향 위성 멀티미디어 시스템의 망동기 기준클럭 복원을 위한 정밀한 복원방식을 제안한다. 이러한 시스템의 단말은 TDMA 리턴링크 통신을 위한 기준클럭을 MPEG-2 규격에 정의된 PCR (Program Clock Reference)을 중심국에서 방송하고 단말은 이를 복원하여 사용한다. PCR은 중심국에서 시스템 클럭 (27MHz $\pm$ 30ppm)을 주기적으로 샘플링 하여 각 단말로 방송하는데 단말에서 수신되는 PCR값은 위성을 포함한 전송경로에서 발생되는 가변적인 전달 지연시간 변동으로 인한 오차 때문에 일반적인 디지털 PLL(DPLL) 방식에 의해서는 복원된 기준클럭의 주파수와 중심국의 기준클럭 주파수간의 동기를 주어진 범위 이내로 정확하게 유지하기가 힘들다. 본 논문에서는 수신되는 PCR 패킷의 랜덤한 전달지연시간 번동으로 인해 발생되는 기준클럭의 복원오차를 줄일 수 있는 방식을 제시하고 시뮬레이션을 통하여 성능을 평가하였다. 제안한 방식은 일반적인 DPLL방식에 비해 기준클럭의 복원오차가 1/5로 현저하게 감소되는 성능을 보여 주었다.

  • PDF

레지스터 기반 비동기 FIFO 구조 설계 기법 (Design Technique of Register-based Asynchronous FIFO)

  • 이용환
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2005년도 춘계종합학술대회
    • /
    • pp.1038-1041
    • /
    • 2005
  • 현재 SoC 설계에 사용되는 많은 IP들은 대부분 이들이 연결되는 버스 클럭과 주파수가 서로 다른 클럭을 사용하며 이를 위해서는 비동기 FIFO가 필수적이다. 그러나 아직 많은 수의 비동기 FIFO가 잘못 설계되고 있으며 이에 따른 비용이 심각하다. 이에 본 논문에서는 레지스터 기반의 비동기 FIFO를 유효비트를 사용하여 설계함으로써 비동기 회로에서 발생하는 metastability를 없애고 비동기 카운터의 오류를 수정함으로써 비동기 클럭들 사이에서 안전하게 데이터를 전송할 수 있는 FIFO 구조를 제안한다. 또한 이 FIFO 구조의 HDL 기술을 바탕으로 합성하여 다른 방식의 FIFO 설계 방식과 비교 평가한다.

  • PDF

이더넷 전송장치에 있어서 최대 전송속도에서의 비동기로 인한 패킷손실 개선 (Reducing the Packet Loss Due to Asynchronization At the Maximum Link Speed Between Ethernet Transmission Systems)

  • 안정균;김성수;권용식;엄종훈
    • 한국정보통신설비학회:학술대회논문집
    • /
    • 한국정보통신설비학회 2008년도 정보통신설비 학술대회
    • /
    • pp.579-583
    • /
    • 2008
  • 본 논문은 이더넷이 비동기식으로 전송됨으로 인해, 동일한 전송속도를 가진 장비라 할지라도 링크가 제공하는 명목상의 최대속도로 전송될 경우, 상호 접속한 장비간의 전송클럭 차이로 인해 프레임의 손실이 발생한다. 본 논문에서는 PHY에서 복원된 수신 클럭과 송신 클럭의 차이를 비교하고 동시에 프레임버퍼에 쌓인 큐를 참조하여 프레임 손실이 방생할 수 있는 임계치를 넘어설 경우, 전송프레임의 프리엠블 길이를 조정함으로써 이더넷 장비에서 전송클럭의 차이로 인한 프레임손실을 줄일 수 있음을 확인하였다.

  • PDF

디지틀 랜덤 비트 동기 회로 설계 (Circuit Design for Digital Random Bit Synchronization)

  • 오현서;박상영;백창현;이홍섭
    • 한국통신학회논문지
    • /
    • 제19권5호
    • /
    • pp.787-795
    • /
    • 1994
  • 본 논문에서는 랜덤한 NRZ 신호에 동기된 클럭을 추출하는 비트 동기 알고리즘을 제안하고 회로 설계 및 성능을 분석하였다. 설계된 동기 회로는 데이터 천이 검출기, Mod 64 계수기, 위상비교 및 제어기, 64분주기로 구성되었으며, 데이터 처리 속도가 16Kbps로서 마스터 클럭은 4.096MHz, 그리고 위상 보정은 매 비트마다 데이터 신호 주기의 1/64만큼 이루어진다. 입력신호에 대한 위상 지터의 최대 허용치는 23.8%이고, 복원된 클럭의 편차가 1.6%임을 실험을 통해 측정하였다. 동기 회로는 완전 디지틀 회로로서 하나의 반도체 칩으로 실현이 용이할 뿐 아니라 저속의 디지틀 이동통신에 효과적이다.

  • PDF

지연된 n-탭 상승 에지 클럭을 이용한 위상 오차 검출기의 설계와 DP-PLL에의 적용 (The design of phase error detector based on delayed n-tap rising edge clock:It's DP-PLL system application)

  • 박군종;구광일;윤정현;윤대희;차일환
    • 한국통신학회논문지
    • /
    • 제23권4호
    • /
    • pp.1100-1112
    • /
    • 1998
  • 본 연구에서 망동기 시스템의 동기 기준 클럭과 시스템 클럭간에 발생하는 위상 오차를 최소화하기 위한 새로운 위상 오차 검출방식이 제안되었고 이 방식을 디지털 처리 위상 동기 루프(digital processing phase locked loop:DP-PLL) 시스템에 적용하였다. 두 클럭간에 발생하는 위상 오차는 지연된 n-탭 상승 에지 클럭으로 구성한 위상 오차 검출기에 의해 위상 오차 변이 (PEV:Phase Error Variation)로 출력된다. 위상 오차 변이는 5ns해상도로 검출되며 검출된 위상 오차 변이는 알고리즘에 의해 최적의 D/A변환기 계수를 추적하면서 위상 동기를 유지한다. 실험결과 위상 검출기는 빠르고 정확한 위상 추적 특성을 갖고 있으며 루프제어 알고리즘은 우수한 지터 억압 특성을 나타내었다.

  • PDF

센서 네트워크에서 고장 허용 시각 관리 기법 (Fault Tolerant Clock Management Scheme in Sensor Networks)

  • 황소영;백윤주
    • 한국통신학회논문지
    • /
    • 제31권9A호
    • /
    • pp.868-877
    • /
    • 2006
  • 센서 네트워크에서 시각 동기 기술은 위치 추적, 암호화 기술에서의 타임 스탬프, 타 노드들로부터의 같은 이벤트 중복 감지 인식, 기록된 이벤트들의 발생 순서 구분 등 다양한 응용을 위해 필수적이다. 그리고 최근 센서 네트워크에서 신뢰성 및 고장 허용성에 대한 문제가 최근 연구의 주요한 영역으로 대두되고 있다. 본 논문에서는 네트워크 고장과 클럭 고장이라는 두가지 고장 모델을 가정하여 센서 네트워크에서 고장 허용 시각 관리 기법에 대해 제시한다. 제안한 기법은 노드 클럭의 불안정한 동요나 표류율에 심각한 변화가 발생하는 등의 고장이 발생했을 때 이러한 클럭 오류의 네트워크 전파를 제한하며 토폴로지 변화에 대응한다. 시뮬레이션 결과는 제안한 동기 기법이 기존의 TPSN과 비교하여 클럭 고장이 있을 때 동기화 비율이 $1.5{\sim}2.0$배 나은 성능을 보인다.

클럭 표류율과 기준 신호를 이용한 두 센서 노드간 시간 동기 알고리즘 (Time Synchronization Algorithm using the Clock Drift Rate and Reference Signals Between Two Sensor Nodes)

  • 김현수;전중남
    • 정보처리학회논문지C
    • /
    • 제16C권1호
    • /
    • pp.51-56
    • /
    • 2009
  • 무선 센서 네트워크에서의 시간 동기 알고리즘은 위치 추적, 데이터 암호화, 중복 이벤트 감지 인식, 정밀한 TDMA 스케줄링 등의 다양한 응용을 위해서 필수적이다. 본 논문에서는 두 노드 사이에서 시간 보정을 위한 클럭 표류율과 기준 신호를 이용한 시간 동기 알고리즘인 CDRS을 제안한다. CDRS는 시간 동기를 위해 두 단계로 구성된다. 첫 번째 단계에서는 LTS를 이용하여 시간 보정 값인 노드간의 시간 차이와 클럭 표류율을 구한다. 이 단계가 끝나면 두 노드는 시간이 맞추어진 상태가 되고 클럭 표류율로 시간 차이를 보정할 수 있게 된다. 두 번째 단계에서는 동기 노드는 주기적으로 기준 신호를 전송한다. 비동기 노드는 수신된 신호를 사용하여 두 노드간 시간 차이를 측정하고, 시간 차이가 최대 허용 오차 범위를 초과하면 다시 첫 번째 단계를 수행한다. 시뮬레이션을 통한 성능 분석 결과, CDRS는 LTS 대비 시간 정확도가 향상된다. 또한 메시지 발생량이 LTS 대비 50% 감소하고, 기준 신호는 타임스탬프를 사용하지 않기 때문에 CDRS는 LTS에 비하여 시간 동기에 사용되는 에너지가 2.5배 정도 적게 사용된다.