• ETRI Journal
• /
• v.11 no.2
• /
• pp.87-99
• /
• 1989

본고에서는 동기망 구성의 확대와 함께 '80년대 초반부터 세계 각국에서 연구 개발되어온 동기식 다중 전송기술의 개괄적인 현황을 살펴보았고, 동기식 계위 및 관련 인터페이스의 국내전송망에의 도입 및 그 적용 전망에 대해 살펴보았다. 또한 현존 국내 전송망으로부터 동기식 전송망으로의 단계적 진화 모형을 제시하였고, 2000년을 시점으로 하는 국내 동기 전송망의 모델을 제시하였다.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.14 no.3
• /
• pp.529-536
• /
• 2019

In order to apply a piezoelectric energy harvester to a smart sensor system, an energy harvest interface circuit including an AC-DC rectifier is required. In this paper, we compared the performance of full bridge rectifier, which is a typical energy harvester interface circuit, and synchronous piezoelectric energy harvest interface circuit by using board-level simulation. As a result, the output power of a synchronous electric charge extraction(: SECE) circuit is about four times larger than that of the full bridge rectifier, and there is little load variation. And a high voltage comparator, which is essential for the SECE circuit for the piezoelectric energy harvester with an output voltage of 40V or more, was designed using 0.35 um BCD process. The SECE circuit using the designed high-voltage comparator proved that the output power is 427 % higher than the FBR circuit.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.85-87
• /
• 2002

본 논문에서는 리눅스 클러스터에서 커널 수준의 응용 프로그램 개발을 위한 통신 모듈인 KCCM(Kernel level Cluster Communication Module)에 대한 구조를 기술한다. KCCM은 비동기 통신을 지원하기 위한 응용 프로그램 인터페이스와 송수신(Send/ Receive)형태의 동기 통신을 지원하기 위한 응용 프로그램 인터페이스를 함께 제공하며, 다른 플랫폼으로의 포팅을 고려하여 소켓 인터페이스를 이용해 구현되었다. 또한 장애 상황에서도 서비스를 계속하고 장애를 복구할 수 있도록 설계되어 커널 수준의 고 가용성 클러스터 응용 프로그램을 개발하는데 유용하다.

• ETRI Journal
• /
• v.14 no.4
• /
• pp.35-42
• /
• 1992

본 고에서는 X.25 동기 프로토콜(1)을 이용한 KT-MAiL 서비스의 확장 네트워킹의 실현에 대해 기술하고, 많은 사용자에게 서비스를 제공하기 위한 KT-MAiL 호스트 시스팀과의 인터페이스 및 실현후의 패킷 전송 성능에 대해 기술하고자 한다.

• Proceedings of the Korea Society for Simulation Conference
• /
• 2001.05a
• /
• pp.82-87
• /
• 2001

In this paper we described the generation method of interface logic which can be replace between IP and IP handshaking signal with asynchronous logic circuit. Especially, we suggest the new \"Waveform Conversion Algorithm : Wave2VHDL\", if only mixed asynchronous timing waveform suggested which level type input and pulse type input for handshaking, we can convert waveform to flowchart and then replaced with VHDL code according to converted flowchart. Also, we assure that asynchronous electronic circuits for IP interface are generated by applying extracted VHDL source code from suggested algorithm to conventional domestic/abroad CAD Tool, and then we proved that coincidence simulation result and suggested timing diagram.g diagram.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2005.11a
• /
• pp.347-352
• /
• 2005

유비쿼터스라는 새로움 페러다임의 도래로 인해 많은 IT산업이 이를 중심으로 많은 발전을 하고 있다. 이러한 유비쿼터스 관련 산업에 있어서 상당 부분 무선 통신기술인 RF를 기반으로 하고 있으며, 이를 활용하여 RFID 시스템 및 센서 네트워크 등이 발전하고 있는 추세이다. 본 논문에서 이러한 무선 통신기술에 적합한 저전력 저전압 Wireless UHF 트렌시버인 CC1020 칩을 이용하여 무선통신시스템을 구현하였다. 이 시스템을 제어하기 위해 MCU와의 Interface를 구성하고 CC1020 칩의 레지스터를 설정하기 위해 4선의 직렬 구성 인터페이스로 모토로라사에서 개발된 근거리용 고속 직렬 동기식 통신규격인 SPI 방식을 이용하였다. 따라서 레지스터 종류 및 설정순서와 타이밍에 대한 내용과 MCU와의 인터페이스 중심으로 설명하였으며, 시스템을 구현하고 실험을 통해 신호의 파형과 데이터 송수신을 확인하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.37 no.9
• /
• pp.47-54
• /
• 2000

We designed asynchronous event logic library with 0.25um CMOS technology and interface chip for heterogeneous system with high-speed asynchronous FIFO operating at 1.6GHz. Optimized asynchronous standard cell layouts and Verilog models are designed for top-down design methodology. A Method for mitigating a design bottleneck when it comes to tolerate clock skew is described. This communication scheme using clock control circuits, which is used for the free of synchronization failures, is analyzed and implemented. With clock control circuit and FIFO, high-speed communication between synchronous modules operating at different clock frequencies or with asynchronous modules is performed. The core size of implemented high-speed 32bit-interface chip for heterogeneous system is about $1.1mm{\times}1.1mm$.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.12 no.6
• /
• pp.612-620
• /
• 1987

In this paper, the optical modem for data link realization is designed with the advantages of optical fiber, large bandwidth, high speed and long haul communication. Modem interface, CCITT V.24 and EIA RS-232C is adopted for the compatibility with existing systems, and biphase coding format is used for digital modulation. And also, modem has serveral loopback test facility in order to diagnose system itself. Optical transmitter and receiver are designed to have the receiving sensitivity of -30dBm at $10^-9$BER in the short wavelength region. Developed system is capable of transmitting data rate at 1200bps up to 57.6Kbps in sync., and at any bps within DC to 200Kbps in async transmission.

• Proceedings of the KIPE Conference
• /
• 2012.11a
• /
• pp.113-114
• /
• 2012

영구자석 동기전동기(PMSM)를 제어 하기 위해서는 정확한 회전자 위치 검출장치가 필요하다. 일반적으로 위치 검출을 위한 장치로는 엔코더와 레졸버가 사용된다. 정확한 회전자의 위치를 검출하기 위해서는 엔코더보다 레졸버를 사용하게 되는데 레졸버를 사용하기 위해서는 RDC(Resolver-to-Digital Converter)가 필요하게 된다. 본 논문에서는 RDC회로를 사용하지 않고 회전자의 위치 검출을 위한 인터페이스를 구상하였고 RDC회로를 사용하지 않아도 동일 한 성능을 보인다는 것을 실험을 통하여 검증하였다.

• Proceedings of the KSRS Conference
• /
• 2007.03a
• /
• pp.82-87
• /
• 2007

웹 GIS 서비스는 웹의 구현기술을 기존의 GIS와 결합하여 Internet 또는 Intranet 환경에서 지리정보의 입력，수정，조작， 분석，출력 등의 작업을 처리하여 네트워크 환경에서 서비스를 제공할 수 있도록 구축된 시스템을 말한다. 웹 GIS 서비스의 구현은 단순히 지리공간 자료를 보여주는 일반적인 형태의 응용에서부터 공간 분석을 수행하여 의사결정에 도움을 줄수 있는 응용시스템까지 다양한 구현이 가능하다. 웹 GIS 서비스는 많은 GIS 표준 명세 규칙인 필수 사항과 옵션 사항으로 구분되어 있으며 종종 동일한 표준을 지원한다 할지라도 상호 연동을 위한 인터페이스를 지원하지 않아 서비스의 확장이 어렵다. 본 연구는 이러한 단점을 보완하기 위하여 향후의 웹 GIS 응용 서버 확장에 필요한 국제표준 및 기술을 고려하여 웹 서비스를 구성하여 이들을 재사용 재조합 하기 위한 인터페이스를 구축하였다. 또한 이를 기반으로 Ajax 기법이 적용된 비동기식 호출을 사용하여 Client 환경에서 최적의성능을 발휘하는 방안을 소개하였다.