• Korean Architects
• /
• no.9 s.257
• /
• pp.12-25
• /
• 1990

• Water for future
• /
• v.53 no.5
• /
• pp.27-34
• /
• 2020

• Proceedings of the Korea Water Resources Association Conference
• /
• 2006.05a
• /
• pp.618-622
• /
• 2006

충적 선상지(alluvial fan)는 자갈이나 유사가 과도하게 이송되어 부채모양으로 퇴적된 것으로서, 하류로 하폭이 증가하는 곳에서 형성된다. 충적 선상지는 유사가 이송하는 하천, 토석류, 그리고 박층류에 의해 형성된다. 토석류는 자갈에서부터 상대적으로 작은 진흙에 이르기까지 운반하는 밀도체이다. 충적하천의 흐름은 사행하천 및 망상하천에 이르는 흐름을 말하며, 박층류는 기본적으로 비하천 홍수류로서, 한 홍수사상에 대하여 선상지에서 부분분할로 형태로 흐른다. 본 연구에서는 충적 선상지에 대한 공학적인 문제를 검토하기 위한 예비연구로서 유입부에서 유사량의 유입조건에 따른 충적 선상지 델타의 형성 과정을 수치모형을 이용하여 파악하였다. 본 모형은 2차원 모형으로서, 이동경계좌표계를 사용하였고, 수치해석 기법으로는 CIP법이 이용되었으며, wet/dry를 고려하여, 유입 유사량의 변화에 따른 특성을 파악하였다. 초기에는 급격하게 선상지의 높이가 급격하게 증가하며, 유입 유사량의 증가에 따라 선상지의 높이가 평형상태를 유지하는 시간이 짧은 것을 보여주고 있다. 선상지의 면적은 유입 유사량이 적을 경우에는 평형상태가 지속적으로 유지되며, 완만한 증가 현상을 보여주었다. 유입 유사량이 증가할 경우에는 초기에 급격한 상승을 하다가 평형상태가 없이 지속적으로 상승하는 것을 보여주었다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.8 no.3
• /
• pp.113-119
• /
• 1983

In this paper, a method of the step size adaption is studied on the delta modulation coding of speech signals. Exponential adaption processes are reserched by a new circuit model. It is presented a shorten error recovery in decoder step size. Practical considerations favor one algorithm, and its digital implementation has been adapted for the illustration of above method, using the rate multipliers and the validity is verified by laboratory experiment.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.9 no.3
• /
• pp.120-126
• /
• 1984

In this paper, there is presented the novel encoder circuit design method in the realization of exponential adaption process on the delta modulation coding of speech signals. The digital implementation has been adapted for the illustration of above, especially using a rate multiplier end a double integration circuit. The use of a double integration of the local decoder included in the ADM encoder in prove the undesirable characteristics which the low switching speed of the ratemultiplier couses the SQNR to decreuse, and the SQNR of the decoding signal by above realization is relatively uniformed in wide range of signal levels. The validity of the above design is verified by laboratory experiments.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.1631_1632
• /
• 2009

일반적으로 3상 유도전동기 회로에서는 회전자계를 얻기 위하여 델타회로가 이용되고 권선의 리액턴스(xL) 성분에 의한 역률지연에 따라 컨덕턴스(xC)회로를 통하여 보상을 하는 회로를 채용하며 관련 회로는 중성선에 흐르는 전류나 전압을 통하여 제어를 한다. 이러한 제어 회로는 몇 가지 문제점이 있는데 델타회로에서는 중성선이 없어 제어가 불가능하고, 실제로 사고 시 현존하는 고속도 계전기의 동작시간인 3사이클 이전에 사고가 진행되는 경우 실제 동작이 불가능한 문제점이 제기된다. 본 논문에서는 이러한 단점을 개선하기 위해 무효전력계통에서 유효전력을 측정하여 고장 및 사고를 사전에 예방하는 방법을 제안하고 시뮬레이션을 통해 타당성을 검증한다.

• Proceedings of the KIPE Conference
• /
• 2014.11a
• /
• pp.48-49
• /
• 2014

본 논문에서는 4권선 변압기를 이용하여 멀티레벨 운전을 하는 새로운 결선 방식을 제안하였다. 일종의 개방형 권선 구조의 확장으로서, 동일한 하드웨어에서 결선만 바꿈으로써 2차단 권선에 인가되는 전압의 레벨 수를 늘릴 수 있다. 본 논문에서는 제안된 결선 방식에 대한 등가회로를 중첩원리를 이용하여 유도하였다. 제안된 결선 방식을 3개의 델타 결선된 권선에 적용하면, 2레벨 인버터를 사용하더라도 1개 권선의 전압을 합성하는 데 6개의 스위칭 상태가 관여하게 되어 권선 전압의 레벨수를 9개까지 늘일 수 있다. 제안된 회로의 등가회로를 도출하고 모의실험을 통해 등가회로의 타당성을 검증하였다.

• Proceedings of the Korea Contents Association Conference
• /
• 2010.05a
• /
• pp.362-365
• /
• 2010

실시간 운영체제 iRTOS는 타이머의 관리 기법으로 시간결정성을 위한 델타 프로세싱을 사용하고 있다. 델타 프로세싱은 타이머들 사이의 시간차로써 타이머를 관리하기 때문에 타이머의 삽입 시 해당 타이머가 삽입 될 위치를 찾는 데 있어 오버헤드가 발생한다. 이 오버헤드를 줄이기 위한 방법으로 타이머들 간의 상대적인 시간이 아닌 각 타이머의 절대적인 시간으로써 타이머들을 관리하는 방법이 있다. 본 논문에서는 절대적인 시간을 이용하여 타이머들을 관리하는 기법인 타이밍 휠을 설계 및 구현하였다.

• The Journal of the Acoustical Society of Korea
• /
• v.13 no.1
• /
• pp.42-48
• /
• 1994

Recently pictorial information processing has become increasingly important So, this paper described that feature points of fingerprint used to recognize fingerprints for identification in a government or arresting criminals in an institution like a police station related to crime. We apply an algorithm based on minimization of fuzzy theory to thinning and then the image into a certain size of squares. We have got some information about cores and deltas from the data encoding Into one of the eight directional codes. We could extract about $80\%$ feature points as the result of the experiment.

• Proceedings of the Korea Contents Association Conference
• /
• 2012.05a
• /
• pp.25-26
• /
• 2012

최근 하드웨어의 급속한 발달로 일상의 모든 기기와 시설에 컴퓨팅 장치가 내장되면서 임베디드 시스템의 중요성이 부각되고 있다. 임베디드 시스템은 특정 임무를 수행하기 위하여 설계된 전용 컴퓨팅 시스템으로 한정된 자원으로 인해 크기가 작은 커널이 필요하고 자원을 효율적으로 사용할 수 있어야 한다. 또한 특정 임무를 정해진 시간 안에 처리하기 위한 실시간성이 제공되어야 한다. 우선 순위 기반의 실시간 운영체제는 범용 운영체제 보다 커널의 크기가 작을 뿐만 아니라, 실시간성이 제공되기 때문에 임베디드 시스템에 많이 사용되고 있다. 본 논문에서는 실시간 운영체제인 uC/OSII에 보다 정확한 실시간성 제공을 위해 델타 프로세싱 기법을 설계 및 구현함으로써 uC/OSII의 시간 결정성을 보완하였다.