

## 論 文

## 어댑티브 델타 변조 앤고리즘 연구

正會員 沈壽輔\*

## A Study on the Adaptive Delta Modulation Algorithm

Soo Bo SIM\*, Regular Member

**要 約** 본 논문은 유성신호의 델타 변조(이하 DM이라고 약칭함)에 관한 step size의 적응(adaption)에 대하여 연구한 것이다. 선형 및 지수적인 적용 중에서 지수적 적용 앤고리즘을 제작하고 또 복호기에 서의 오차회복시간을 단축시켰다. 그리고 한 앤고리즘에 대해서 비례 적분기를 사용하여 실제적인 논리회로 구성법을 제안하였으며 500Hz의 정현파 신호를 16kHz의 펄스로 표본화하여 제안회로에 대한 타당성을 실증적으로 확인하였다.

**ABSTRACT** In this paper, a method of the step size adaption is studied on the delta modulation coding of speech signals. Exponential adaption processes are researched by a new circuit model. It is presented a shorten error recovery in decoder step size. Practical considerations favor one algorithm, and its digital implementation has been adapted for the illustration of above method, using the rate multipliers and the validity is verified by laboratory experiment.

## 1. 서 론

DM(Delta Modulation)이란 애널로그 신호를 디지털 신호로 부호화하는 변조기술 중의 하나이다. 그림 1에서 펄스 발생기는 일정한 크기의 펄스를 발생시키고 변조기는 차신호  $\Delta(t)$ 가 정(+)일 때 입력 펄스  $P_i(k)$ 에 +1을, 부(負)일 때 -1을 곱하여 출력 펄스  $P_o(k)$ 를 내보낸다. 이  $P_o(k)$ 를 적분한 후에 입력신호  $m(t)$ 와 비교해서  $\Delta(t)$ 를 내보낸다.

이 방법은 입력신호가 갑자기 증감하면 slope overload가 발생하거나 신호의 크기가 거의 변하지 않을 때는 granular noise가 증가한다<sup>[1]</sup>. 입력신호  $m(t) = A \sin \omega t$ 인 경우에 최대의 기울기는

$2\pi f A$ 가 되고 step size가  $S$ , 표본화 주파수를  $f_s$ 라고 하면 각 표본화 펄스 사이에서  $m(t)$ 의 평균 기울기는  $Sf_s$ 로 되기 때문에 slope overload는  $2\pi f A \geq Sf_s$ 의 범위에서 발생한다. 그림 2는 slope overload에 의한 distortion과 granular noise를 표시하고 있다. 이 두 가지 영향을 줄이기 위해서 펄스의 step size가 신호의 증가율에 비례하도록 하는 adaptive delta modulation(이하 ADM이라 함)




그림 1 델타 변조기의 구성  
Configuration of DM.

\* 崇川大學校工科大學電子工程科

Dept. of Electronic Engineering, Soongjun University,  
Seoul, 151 Korea.

論文番號 :83-17(接授日: 1983. 9. 3)




그림 2 경사과부하 및 그레누라 잡음  
Slope overload distortion and granular noise.

방법을 쓴다.

ADM은 1 bit differential coding으로 신호  $m(t)$ 과 근사신호  $\hat{m}(t)$ 를 비교하여 그 차의 부호에 따라 웨스의 step size를增減시키므로 step size는 입력신호의 증가율의 크기에 바례하게 된다.

본 논문에서는 최소치를 1로 하고 최대치는 255( $2^8 - 1$ , 8bit)로 하였다. 그러나 신호가 없을 때에 step size가 “0”인 점을 고려하면 256( $2^8$ ) 개가 된다. 최적step size는 SNR을 최대로 하는 값으로 결정한다.

부호기에서는 근사신호  $\hat{m}(t)$ 를 만들어 내며 통신 채널을 거친 복호기에서는 이 2진수열로  $\hat{m}(t)$ 를 만들어낸다. 즉 step size를 적응시키면 통신 채널에서의 오차의 비율은 줄어든다. 그림 3은 ADM system의 codec의 구성도를 나타내었다.

본 논문에서는 이상과 같은 논리에 근거하여 step size의 오차를 계산하였다.

## 2. Step Size의 전송

신호의 증가율이 클 때는 slope overload를 방




그림 3 적응 래타 코덱  
Adaptive delta codec.

지하기 위하여 step size를 크게 하고 신호가 거의 일정할 때는 “1”과 “0”이 교대로 나타나므로 granular noise를 줄이도록 step size를 작게 해야 한다. step size를 적응시키기 위한 제어신호는 출력 2진수열의 현 상태와 전 상태를 비교함으로써 얻게 되는데 출력이 “11” 혹은 “00”으로 나오면 step size를 증가하게 하는 제어신호를, “01” 혹은 “10”으로 되면 step size를 작게 하는 제어신호를 발생시기면 된다.

step size를 증가하게 하는 신호가 발생할 확률을  $P_t$ 라고 하면 최대의 SNR은  $P_t = 0.5$ 에서 얻어진다.<sup>(5)</sup>

ADM에서 step size 변화는 입력신호의 증가에 따라 지수적으로 또는 선형적으로 변화하는 방법을 사용하는데 선형적 적응은 비교적 간단한 반면 step size 오차의 회복이 느리기 때문에 본 논문에서는 지수적 적응법을 채택하였다.

지수적 방법을 식으로 표시하면

$$S(k+1) = \begin{cases} S(k) \cdot R_i & \text{신호 증가 시 (1-1)} \\ S(k) \cdot R_d & \text{신호 감소 시 (1-2)} \end{cases}$$

여기서  $R_i$ 와  $R_d$ 는

$$R_i = \frac{S(k+1)}{S(k)}, \quad R_d = \frac{S(k+1)}{S(k)} \quad (2)$$

이다. 이것은  $k+1$  번째 step size와  $k$  번째 step size의 비이며  $R_i > 1$ ,  $R_d < 1$ 이다.

신호의 평균 증가율과 감소율이 같다면 step size의 증감량은 같아야 되므로 다음과 같은 식이 성립된다.

$$P_t \log R_i - P_d \log \frac{1}{R_d} = 0 \quad (3)$$

여기서  $P_t$ 는 step size가 증가할 확률이고  $P_d$ 는 감소할 확률이나, 그림 4를 보면  $P_t = 0.5$  때 SNR




그림 4 Step size가 일정할 때의 SNR  
SNR at constant step size.

이 최대이고 그 이외의 경우는 감소하고 있다. 만약 신호가 증가할 때와 감소할 때의 step size 가 같지 않다면 SNR은 감소할 것이다.

### 3. Step Size Mistracking의 교정

복호기에서 step size 오차를 시간에 따라 감소시키는 기술에 대해 지금까지 연구된 자료를 열거하면 표 1과 같다. 여기서  $\delta$ 는  $k$ 번째 표본 펄스에 대한  $k+1$ 번째 펄스의 step size의 미소변화이고  $N_R$ 은 step size 오차회복 시정수이다.

step size의 변화에 대해 응답속도가 빠른 지수적인 적응을 채용하였으므로 이 알고리즘은 다음과 같다.

$$S(k+1) = S(k)(1+\delta)^{a(k)} + F \quad (4)$$

여기서  $a(k)$ 는 신호 증가시 +1, 감소시 -1임. 또  $F$ 는 수렴함수로서 복호기 step size를 부호기 step size에 수렴하도록 한다.

식(4)에 차라

$$\begin{aligned} S(k+1) &= S(k)(1+\delta)^{a(k)} + F_E \\ &\cong S(k)[1+\delta a(k)] + F_E : \delta \ll 1 \end{aligned} \quad (5)$$

$$0 = \delta(P_t - P_d)S_E + F_E \quad (6)$$

$$P_t = \frac{1}{2} - \frac{F_E}{2\delta S_E} \quad (7)$$

여기서 첨자  $E$ 는 Encoder를 의미한다.

복호기에서 오차가 지수적으로 감소한다면 다음 식으로 표시할 수 있다.

$$e = e_i \text{Exp}(-kT/\tau) \quad (8)$$

$$\frac{de}{dk} = -\frac{T}{\tau}e \quad (9)$$

여기서

$e$ : 복호기 오차

$e_i$ : 초기 오차

$\tau$ : 시정수

$k$ : 표본 펄수의 수

$T$ : 표본화 간격

따라서 오차를 초기치의 36.8%로 줄이는데 필요한 표본화 펄스의 수  $N_R$  (step size의 오차회복 시정수)는

$$N_R = \tau/T \quad (10)$$

통신 채널에서 오차가 없으면 확률  $P_t$ 는 부호기와 복호기에서 같게 될 것이고 또 복호기의 step size는 부호기의 step size에 오차를 더한 값이 될 것이다. 이 오차는 각 표본화 펄스마다 감소하여  $N_R$ 개의 표본화 펄스때는 36.8%로 감소하게 된다.  $N_R$ 을 구하기 위해서 식(5), (6)을 이용하면

$$e(k) = S_D - S_E \quad (11-1)$$

$$\begin{aligned} e(k+1) &= S_D + \delta(P_t - P_d)S_E + F_E - [S_E \\ &\quad + \delta(P_t - P_d)S_E + F_E] \end{aligned} \quad (11-2)$$

$$\begin{aligned} \frac{\Delta e}{\Delta k} &= \delta(P_t - P_d)(S_D - S_E) + F_{(S_t+e)} - F_{(S_t)} \\ &= \delta(P_t - P_d)e + F_{(S_t+e)} - F_{S_t}e \end{aligned} \quad (12-1)$$

$$= \delta(P_t - P_d)e + F_{(S_t+e)} - F_{S_t}e \quad (12-2)$$

그런데  $(P_t - P_d) = -F_E/\delta S_E$ 므로

$$\frac{\Delta e}{\Delta k} = -\frac{F_E}{S_E}e + \frac{dF_E}{dS_E}e \quad (12-3)$$

$$\therefore N_R = \frac{1}{F_E/S_E - dF_E/dS_E} \quad (13)$$

표 1 적용 알고리즘의 계수  
Coefficient of the adaptive algorithms.

	수렴함수 $F$	$P_t$	$N_R$
선형 ( $L_1$ )	$-\epsilon\sqrt{S(k)}$	$0.5 + \epsilon\sqrt{S}/2\delta$	$2\sqrt{S}/\epsilon$
" ( $L_2$ )	$-\epsilon S(k)$	$0.5 + \epsilon S/2\delta$	$1/\epsilon$
" ( $L_3$ )	$\epsilon[S_m(k)/2 - S(k)]$	$0.5 - [\epsilon S_m(k)/2 - S(k)]/2\delta$	$1/\epsilon$
지수형 ( $E_1$ )	$\epsilon$	$0.5 - \epsilon/2\delta S$	$S/\epsilon$
" ( $E_2$ )	$\epsilon\sqrt{S(k)}$	$0.5 - \epsilon/2\delta\sqrt{S}$	$2\sqrt{S}/\epsilon$
" ( $E_3$ )	$-\epsilon S(k)$	$0.5 + \epsilon/2\delta$	$\infty$
" ( $E_4$ )	$-\epsilon[S(k)]^{\frac{1}{2}}$	$0.5 + \epsilon\sqrt{S}/2\delta$	$2/\epsilon\sqrt{S}$
" ( $E_5$ )	$-\epsilon S^2(k)$	$0.5 + \epsilon S/2\delta$	$1/\epsilon S$
" ( $E_6$ )	$-\epsilon S(k) \ln \frac{S(k)}{S_{\text{sm}}(k)}^{**}$	$0.5 + \epsilon \ln \left( \frac{S}{S_{\text{sm}}} \right) / 2\delta$	$1/\epsilon$

\* step size  $S(k)$ 의 최대치

\*\*  $S(k)$ 의 최대, 최소의 기하학적 평균치

여기서

$S_E$  : 부호기 step size

$F_E$  :  $S_E$ 에 대한 수렴함수

$S_d$  : 복호기 step size

$F_d$  :  $S_d$ 에 대한 수렴함수

시정수  $N_R$ 과  $P_i$ 의 기울기와의 관계는 식(6)을 이용하면

$$F/S = -\delta(P_i - P_d) \quad (14)$$

$$\frac{dF}{dS} = -\delta(P_i - P_d) - \delta S \frac{d}{dS}(P_i - P_d)$$

$$= -\delta(P_i - P_d) - 2\delta S \frac{dP_i}{dS}$$

$$= -\delta(P_i - P_d) - 2\delta \frac{dP_i}{d(\ln S)} \quad (15)$$

식 (14), (15)를 식(13)에 대입하면

$$N_R = \frac{1}{2\delta \frac{dP_i}{d(\ln S)}} \quad (16)$$

표 1에서 알고리즘  $E_1$ 은 신호의 기울기가 상당히 클 때에도 step size 적응의 속도가 빨라  $SNR$ 을 좋게 하므로 음성의 부호화에 적합하다고 판단하여 이 알고리즘을 digital 비례 적산기를 사용하여 새로운 형태의 논리회로를 실현하고 그 결과를 실험을 통해서 확인하였다.

#### 4. 실험 및 결과검토

지수적 적응을 논리회로로 성취하기는 매우 어렵지만  $\delta \ll 1$ 을 감안하면 지수부분을 가산기를 써서 근사화할 수 있다. 식(5)에서  $\delta = 1$ 로 하면

$$\begin{aligned} S(k+1) &= S(k)(1+\delta)^{\alpha(k)} + F_E \\ &\equiv S(k)(1+\delta), \text{ 단 } \alpha(k) = 1 \end{aligned} \quad (17)$$

$$\begin{aligned} S(k+1) &\equiv S(k) \frac{1}{1+\delta}, \text{ 단 } \alpha(k) = -1 \\ &\equiv S(k)(1-\delta) \end{aligned} \quad (18)$$

식(17), (18)을 보면 step size  $S(k)$ 에 작은 부분  $\delta S(k)$ 를 加(減)함으로써 step size는 대략 指數的으로 增(減)함을 알 수 있다.

그림 5에 shift register와 full adder를 사용한 직렬 가산기를 보였다.

$a(k)$ 는 加, 減산을 위한 제어만 하면 되므로 digital 논리회로에서  $1/2 \cdot [1+a(k)]$ , 즉 “1”과 “0”的 값을 갖도록 한다. 직렬 가산기 회로에서 14 bit 중 6 bit만을 truncation하였으므로 MSB는  $Q_1$ , LSB는  $Q_8$ 이 되고 또 작은 부분은  $Q_{14}$ 에서 얻는다. 그래서 작은 부분  $\delta S(k)$ 는

$$\delta S(k) = S(k)/64$$




그림 5 직렬가산기  
Serial adder.

가 된다.

register의 over flow를 막기 위해서  $Q_1 \sim Q_3$ 에서 1을 검출한 다음 full adder를 제어하여 加산을 중지시켜야 한다. 또  $Q_4$ 이하 6bit는 切捨하였으므로 step size가 작은 경우에는 각 표본화때마다 step size의 加(減)이 되지 않는다. 그래서加算器의 carry flip-flop을 표본화때마다 presetting하여 step size를 증가시키면 최하위 bit에 “1”이 더 가해진다. 이 addition constant의 평균치는  $P_i$ 를 0.5로 하면 대략 최하위 bit의 1/2이 된다. 이상수  $\epsilon$ 로 인하여 복호기의 step size가 부호기의 step size에 수렴하게 된다. 본 실험에서는 이상수의 평균치와 시정수는

$$\epsilon = P_i \left( \frac{1}{64} \right) \approx \frac{1}{128}, \quad N_R = \frac{S_E}{\epsilon} \approx 128 S_E$$

이다. 그림 6에 ADM codec의 전체회로를 나타내었다. 직렬 가산기는 다른 회로와 함께 step size 제어기로 작용한다. ADM codec의 全回路는 그림에서와 같이 full adder, latch, 증폭기, 비교기, D/A convertor, 적분기 및 몇 개의 gate를 사용해서 구성하였다. 증폭기는 비교기에서 충분히 작은 값까지 비교할 수 있도록 미리 入力信号  $m(t)$ 와 채환신호  $\bar{m}(t)$ 의 차를 증폭하는 차동 증폭기를 사용하였다.

비교기는 이 出力이 正인지 負인지지를 비교하고 이것이 latch를 통해서 디지털 출력이 된다. 다시 출력을 1 bit 치연된 출력과 비교하기 위해서 latch와 exclusive OR gate로 회로를 구성하였




그림 6 ADM 코덱  
ADM codec.

$u_1$	: MC 3401 × 1/4
$u_2$	: MC 3302 × 1/4
$u_3$	: 7474
$u_4$	: 7483
$u_5$	: 7474
$u_6$	: 74164
$u_7$	: 74164
$u_8$	: CD 4089
$u_9$	: CD 4089
$u_{10}$	: MC 4016

고 이 exclusive OR gate의 出力이 “1”이면 디지  
틀出力이 “10” 혹은 “01”이므로 step size를 감소  
시켜야 하고 “0”이면 디지틀出力이 “11” 혹은  
“00”이므로 step size를 증가시켜야 한다.

8 bit 직렬 가산기의 출력신호가 애널로그 신호  
로 변환되게 하기 위해서 여기서는 비례 적산기  
(rate multiplier)를 사용하였다. 이 회로는 入力  
에 비례한 수의 일정한 폭을 가진 펄스가 나오기  
때문에 여기서는 4 bit의 비례 적산기 2개를 직  
렬접속하여 8 bit로 사용하였다. 出力의 펄스수  
는 0에서 N개까지 나오며 入力 8 bit가 모두 “1”  
일 때 N개가 나온다. 여기서  $N=2^B-1$  ( $B$ 는 入  
力bit수)이다.

이 出力펄스가 定電流源을 제어하는 역할을 하  
는데 제어기는 애널로그 스위치를 사용하였다.  
그래서 펄스수가 많으면 스위칭 시간도 길어져  
서 콘덴서에 충전량이 많아지므로  $\tilde{m}(t)$ 는 크게

증가하며 반대로 펄스수가 적으면 충전량이 적  
어서  $\tilde{m}(t)$ 는 약간 증가하게 된다. 디지틀出力이  
“1”이면  $m(t)$ 가  $\tilde{m}(t)$ 보다 큰 경우이므로 上側  
電流源이 동작하여  $m(t)$ 를 증가시키고 出力이  
“0”이면  $m(t)$ 가  $\tilde{m}(t)$ 보다 작으므로 下側電流  
source이 동작하여  $\tilde{m}(t)$ 를 감소시킨다. 그림 7은 그  
림 8에 보인 펄스들을 만들어 내는 제어부분이다.

이 4 가지 펄스 즉  $f_s, f_a, f_b, f_c$ 에 의해서 그림  
6의 ADM codec이 동작하는데  $f_s$ 는 표본화 펄스  
이고 표본화 구간동안  $f_a$ 에 의해서 직렬 가산기  
에서 加(減)算이 이루어지며  $f_c$ 는 8 bit 비례 적  
산기를 동작시킨다. 그리고  $f_b$ 는  $a(k)$ 와 함께 加  
算이나 減算이냐를 제어한다.

본 system을 음성신호의 부호화에 사용하려면




그림 7 세어회로  
Control circuit.

주파수 3.4kHz 까지 취급해야 하지만 속도가 빠른 비례 적산기를 입수하지 못하고 CMOS를 대용하였기 때문에 최고 500Hz에 그쳤다. 즉 500Hz의 정현파를 16kHz로 표본화하여 응답을 조사한 결과 매우 양호한 출력을 얻었다.

선형적용과 지수적 적용을 비교하기 위해서 그림 9에 신호 레벨과 SNR과의 관계를 나타내었다.

본 실험에서 측정된 SNR은 그림 10과 같으며 그림 9의  $E_1$ 과 비교하면 이론치보다 작게 되어 있다. 이것은 표본화 주파수를 충분히 높이지 못하고 또 고주파 펄스에 의한 유도잡음도 포함된 것으로 판단된다. 오차회복시간은 측정하지 못하였으나 2.15dB/ms로 계산되었으며 표본화 주파수를 올림으로써 더 개선할 수 있다. 그림 10에서 신호가 10dBm 이상의 범위에서 SNR이 갑자기 떨어지는 것은 slope load의 영향이며 -30dBm이하에서는 granular noise의 영향때문이다. 그러므로 본 실험 회로로도 -30~10dBm 범위의 신호 레벨에 대해서는 일정한 SNR을 유지하는 데 영향이 없을 것으로 판단된다.

## 5. 결 론

몇 가지 step size 적용 알고리즘들 중에서 지수적 적용에 대한 논리회로를 TTL IC와 CMOS IC로 구성하고 신호 전달구간의 끝부인 복호기에 서 검출된 신호를 원신호와 비교검토한 바 회로




그림 8 세어용 펄스들  
Control pulses.




그림 9 신호레벨과 SNR(이론치)  
Signal level and SNR (theoretical).




그림 10 복호기에서의 SNR  
SNR of decoder out.

구성에 있어서 rate multiplier를 쓴 지수적 적응법을 사용하여도 slope overload의 영향과 granular noise가 매우改善되는 것을 확인하였으며 3dB의 적응을 얻는 데 소요되는 시간은 선형적 적응과는 달리 1.397ms정도의 짧은 간격이었다. 비례 적산기를 입수할 수 있으면 표본화 주파수도 높일 수 있을 뿐만 아니라 사용IC수(본 실험에서는 34개)도 매우 적어져서 간단한 회로구성을 할 수 있을 것으로 생각된다.

### 参考文献

- (1) H. R. SCHINDLER, "Linear, nonlinear and adaptive delta modulation," IEEE Trans. Commun., vol. COM-22, pp. 18

- 07 ~ 1823, Nov. 1974.
- (2) —, "Delta modulation," IEEE Spectrum, vol. 7, pp. 69 ~ 78, Oct. 1970.
- (3) D. Mitra and B. Gotz, "An adaptive PCM system designed for noisy channels and digital implementations," Bell Syst. Tech. J., vol. 57, pp. 2727 ~ 2763, Sept. 1978.
- (4) N. S. JAYANT, "Adaptive delta modulation with a one bit memory," Bell syst. Tech. J., vol. 49, pp. 321 ~ 342, Mar. 1970.
- (5) D. E. DODDS, A. M. SENDYK, and D. B. WOHLBERG, "Error tolerant adaptive algorithms for delta modulation coding," IEEE Trans. Commun., vol. COM-28, no. 3, pp. 385 ~ 391, Mar. 1980.
- (6) D. J. GOODMAN and R. M. WILKINSON, "A robust adaptive quantizer," IEEE Trans. Commun., vol. COM-23, pp. 1362 ~ 1365, Nov. 1975.



沈壽輔 (Soo Bo SIM) 正會員  
1931年5月30日生  
1958年9月： 서울대학교工科大學卒業  
1981年8月： 全北大學校大學院博士課程  
修了 (工學博士)  
1970年5月～1975年8月： 韓國航空大學  
助教授  
1975年8月～1978年8月： 漢陽대학교工  
科大學副教授  
1978年8月～1982年2月： 中央대학교工  
科大學電子工學科教授  
1982年3月～現在： 崇田대학교工科大學電子工學科教授