• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.20 no.1
• /
• pp.215-221
• /
• 2016

In this thesis we introduce a large quantity of input interface system using a low cost single chip microcontroller which is consists of walking board with 1600 switches, RS485 communication for switch data communication and PC application software for walking pattern analysis. When a pedestrian walks on the walking board, the pattern analysis of foot pressed switches can be utilized on diverse divisions of sports and industry such as walking physical therapy, dancing, a large quantity of sensors interface system, etc.

• The Transactions of the Korea Information Processing Society
• /
• v.3 no.4
• /
• pp.947-960
• /
• 1996

The primary goal for developing high performance ATM switching systems is to minimized the probability of cell loss, cell delay and deterioration of throughput. ATM switching element that is the most suitable for this purpose is the shared buffer memory switch executed by common random access memory and control logic. Since it is difficult to manufacture VLIS(Very Large Scale Integrated circuit) as the number of input ports increased, the used of switching module method the realizes 32$\times$32, 150 Mb/s switch utilizing 8$\times$8, 600Mb/s os 16$\times$16, 150Mb/s unit switch is latest ATM switching technology for small and large scale. In this paper, buffer capacity satisfying total-memory-reduction effect by buffer sharing in a shared buffer memory switch are analytically evalu ated and simulated by computer with cell loss level at traffic conditions, and also features of switching network utilizing the switching module methods in small and large-capacity ATM switching system is analized. Based on this results, the structure in outline of 32$\times$32(4.9Gb/s throughput), 150Mb/s switches under research in many countries is proposed, and eventually, switching-network structure for ATM switching system of small and large and capacity satisfying with above primary goals is suggested.

• Electronics and Telecommunications Trends
• /
• v.15 no.2 s.62
• /
• pp.15-31
• /
• 2000

IP 패킷스위칭을 수행할 수 있는 WDM 기반의 대용량 광패킷스위칭 시스템을 위해 입력광 신호 속도 10Gb/s의 16 x 단위 스위치로 구성되는 출력 버퍼링 방식의 방송 및 선택형스위치 구조가 제안되었다. 기존의 광소자는 광특성 때문에 집적광 집적화 논리회로(PCL)의 제작이 쉽지 않았으나 최근 세계적으로 어레이형 집적화 광소자의 개발 추세가 급속도로 진전되고 있어 대용량의 광교환기 시스템 구조는 기존의 교환기 시스템과 유사한 형태 및 구조가 가능하다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2004.05b
• /
• pp.291-294
• /
• 2004

In this paper, we consider the broadcast switch architecture for hish performance multicast packet switching. In input and output buffered switch, we propose a new switch architecture which supports high throughput in broadcast packet switching with switch planes of single input and multiple output crossbars. The proposed switch architecture has a central arbiter that arbitrates requests from plural input ports and generates multiple grant signals to multiple output ports in a packet transmission slot. It provides high speed pipelined arbitration and large scale switching capacity.

• Journal of KIISE:Information Networking
• /
• v.27 no.3
• /
• pp.331-338
• /
• 2000

온라인 화상회의, VOD 등의 멀티캐스트(multicast)특성을 갖는 서비스를 효율적으로 제공하기 위해서는 스위치 수준에서의 멀티캐스트 트래픽 처리를 위한 연구가 필요하다. ATM 스위치 증 입력 버퍼형은 하드웨어 구현 복잡도가 낮아 고속의 트래픽 처리와 대용량 스위치 구현에 적합한 반면, 높은 성능을 가지기 위해서는 임의접근(random access) 입력버퍼와 좋은 셀 스케쥴링 알고리즘이 필요하다. 본 논문에서는 입혁버퍼형 ATM 스위치에서의 멀티캐스트 셀 스케쥴링 알고리즘인 무충동 시간예약(CFTR)기법을 제안한다. CFTR 기법은 입력버퍼의 셀의 전송시점을 충돌이 없도록 예약함으로써 높은 처리율을 가질 수 있도록 하며, 이를 위해 입력단, 출력단 스케쥴러에 예약 테이블을 둔다. CFTR 기법은 각 출력 단 스케쥴러에서의 예약과정이 간단하고 독립적, 병렬적 수행이 가능하므로 고속 트래픽 처리에 적합하다. CFTR 기법의 성능평가를 위해 시뮬레이션을 통해 기존의 셀 스케쥴링 방식과 비교하며, 약간의 하드웨어 추가로 매우 좋은 성능을 보임을 알 수 있다.

• Proceedings of the KIPE Conference
• /
• 2007.07a
• /
• pp.71-73
• /
• 2007

본 논문에서는 새로운 연료전지용 3상 전류형 능동 클램프 DC-DC 컨버터를 제안한다. 전류형 컨버터 구조에 능동 클램프 회로를 채용하여 과도기에 발생하는 서지전압을 저감하였고 모든 스위치에서 영전압 스위칭을 하며, 그 장점으로 : 연속적인 입력전류, 전압 오버슈트 제거, 영전압 턴 온 스위칭, 고주파 변압기 1차/2차 측에 부가적인 스너버 회로의 필요성 제거, 소프트 스위칭에 의한 저속 다이오드 적용 등이 있다. 더구나 대용량 발전 시스템에 적합하도록 전류형 컨버터 구조와 3상 전력변환 회로를 결합하였다. 3상 전력변환 적용의 장점은 : 입력전류 및 출력전압 주파수의 3배 증가, 스위치에 흐르는 RMS 전류 저감, 필터소자 용량 및 부피 감소, 고주파 변압기 이용률 증가, 전력회로의 단순화에 따른 전체 사이즈 축소 및 신뢰성 향상 등이 있다. 제안하는 3상 전류형 능동 클램프 DC-DC 컨버터는 이러한 장점들 때문에 발전용 연료전지 시스템의 승압형 DC-DC 컨버터에 적합하며 대용량 태양전지 발전 시스템 및 배터리 충전기 등에도 적용할 수 있다. 새로운 3상 DC-DC 컨버터와 함께 3상 PWM 알고리즘을 제안하며, 시뮬레이션과 프로토타입 제작, 실험을 통하여 그 성능을 평가, 확인한다.

• Proceedings of the KIPE Conference
• /
• 2014.11a
• /
• pp.13-14
• /
• 2014

본 논문에서는 유사 DC-Link 타입의 태양광 마이크로 인버터에서 요구되는 대용량의 전해 커패시터의 단점을 지적하고 이를 제거하기 위해 shunt 방식으로 연결되는 양방향 벅-부스트 컨버터 제어방법을 제안한다. 태양광 마이크로 인버터는 동작 특성상 PV 입력단에 120Hz 리플이 존재하지만 대용량의 전해 커패시터를 적용함으로써 리플을 제거할 수 있다. 하지만 전해 커패시터의 짧은 수명이 전체 시스템의 신뢰성을 저하시키기 때문에 이를 극복하기 위한 부가적인 회로가 필요하다. 본 논문에서는 제안한 1차측의 플라이백 스위치 전류 제어기의 레퍼런스를 공유함으로써 전류 센서수를 감소시키고 PV 입력단 Capacitance를 낮출 수 있는 양방향 벅-부스트 회로의 제어기를 시뮬레이션을 통하여 검증하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2003.10a
• /
• pp.373-376
• /
• 2003

This paper presents a new, three-dimensional round-robin scheduler that provides high throughput and fair across in an advanced input-queued packet switch using shared input buffers. We consider an architecture in which each input port group shares a common buffer and maintains a separate queue for each output, which is ratted the distributed common input buffer switch. In an NxN switch, our scheduler determines which queue in the total MxN input queues is served during each time slot where M is the number of common buffers. We suppose that each common buffer has K input ports and K output ports, and manages N output queues. The 3DRR scheduler determines MxK queues in every K(M) cycle when $K\geq$M (K$\leq$M), and provides massively parallel processing for the applications of high-speed switches with a large number of ports. The 3-DRR scheduler can be implemented using duplicated simple logic components allowing very high-speed implementation.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10e
• /
• pp.133-135
• /
• 2002

ACE2000 MPLS 시스템은 대용량 ATM 교환 시스템인 ACE2000 ATM 교환시스템에 MPLS 기능을 부가함으로써 사용자들에게 차별화 된 서비스를 제공할 수 있는 시스템이다 MPLS 시스템에서는 채널 사용의 유연성과 채널 자원의 효율적인 사용을 위해 VC 머징 기능을 요구하고 있다. 이를 위해 ACE2000 MPLS 시스템에서는 출력 방향 패킷 처리기에 VC머징 기능을 구현하여 적용하고 있다. 구현된 VC 머징 장치는 고성능 SAR 소자를 이용하였다. VC 머징 장치는 ATM 셀 구조로 입력되고, 입력된 ATM 셀은 고성능 SAR 소자에 의해 AAL-5 유형의 패킷으로 변환되어 VC 머징 제어기로 입력된다. VC 머징 제어기에서는 패킷 입력부로부터 패킷을 받아들여 채널 연결 설정 정보에 따른 VC 머징 기능을 수행하도록 패킷을 처리한다. 이 VC 머징 제어기에서의 패킷 처리 시 스위치 포트의 Full Mesh 연결로 인해 발생되는 채널 자원의 감소 문제를 해결하고, 채널 자원을 증대시키기 위해 2 단계의 룩업 과정을 거치는 패킷 제어 기능을 수행한다. 패킷 제어기에 의해 처리된패킷은 또 하나의 고성능 SAR 소자로 구성되어 있는 패킷 출력부로 전달되어 셀 분할(Segmentation) 과정을 거쳐 ATM 형태로 다음 레이블 스위치 라우터로 전달 되도록 물리층 보드로 전달된다. 본 논문에서는 ATM 교환 시스템을 기반으로 MPLS 시스템에서 채널자원의 증대를 위한 출력방향 패킷 처리장치에 대하여 제안한다.

• Journal of IKEEE
• /
• v.1 no.1 s.1
• /
• pp.83-92
• /
• 1997

Multipath ATM switch architectures have the potential to accommodate easily the design of high-speed and large capacity ATM switches which can handle a very large amount of switching throughputs. However, the multipath architecture inevitably encounters out-of-sequence problems. We propose a multipath switch model to analyze the out-of-sequence phenomenon. And we analyze the out-of-sequence performance dependency on the architecture parameters : the number of multipath, the trunk utilization, the switch size, and the number virtual channels/trunk. Indexing terms : ATM switch, Multipath archltecture, Out-of-sequence performance, Cell sequence integrity, Analytical model.