• Journal of the Korean Institute of Telematics and Electronics
• /
• v.21 no.4
• /
• pp.13-16
• /
• 1984

This paper proposes a new layout algorithm in order to minimize chip area in one dimensional MOS - LSI composed of basic cells, such as NAND or NOR gates. The virtval gates are constructed, which represent I/O of signal lines at the left-most and at the right-most side of the MCS gate array. With this, a heuristic algorithm is realized that can minimize the number of straight connectors passing through each gate, and as the result, minimize the horizontal tracks necessary to route. The usefulness of the algorithm proposed is shown by the execution of the experimental program on practical logic circuits.

• The Journal of the Acoustical Society of Korea
• /
• v.12 no.6
• /
• pp.13-20
• /
• 1993

충격 응답 시간이 긴 시스템을 모델링하기 위한 실시간 적응 디지털 필터를 구현하였다. 대상 시스템의 충격 응답 시간이 길 때, 일반적인 적응 디지털 필터를 사용하는 경우 발생하는 수렴 속도 저하와 계산량 증가 문제를 해결하기 위해서 서브밴드 구조를 갖는 적응 디지털 필터를 구성하였다. 실시간 처리 시스템에서는 GQMF을 사용하여 입력 신호를 4개 대역으로 분할하여 각 대역별로 적응 필터링을 수행함으로써 수렴 속도를 향상시킨다. 또한 대역별 신호를 동시에 분산 처리하기 때문에 계산량 면에서 효율적이므로 시스템의 충격 응답이 긴 경우에는 실시간 처리가 가능하다. 하드웨어 구성은 범용 신호 처리 프로세서인 DSP56001을 호스트 프로세서로 사용하며, 적응 디지털 필터 칩 DSP56200을 사용하여 각 대역 적응 필터를 구성하였다. 실험은 충격 응답 시간이 16 kHz 필터링 시 2000 탭 길이로 가정된 시스템을 대상으로 부동 소수점 시뮬레이션 결과와 실시간 처리 시스템의 결과를 비교하였다. 밴드를 나누지 않은 기존의 방법과 서브밴드 시스템의 비교 실험 결과 입력이 백색 잡음인 경우 대역별 간섭에 의한 성능 저하가 있었으나, 음성과 유사한 특성을 갖는 유색 잡음인 경우 서브밴드 시스템이 단일 시스템에 비해 성능 향상을 보였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.9 no.5
• /
• pp.1089-1095
• /
• 2005

This paper presents a new low-cost Built-In Self-Test (BIST) circuit for 50Hz low noise amplifier (LNA). The BIST circuit is designed for system-on-chip (SoC) transceiver environment. The proposed BIST circuit measures the LNA specifications such as input impedance, voltage gaih, noise figure, and input return loss all in a single SoC environment.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.9-11
• /
• 1999

3차원 그래픽 랜더링 파이프라인(3D Graphics Rendering Pipeline)은 크게 지오메트리 프로세싱(Geometry Processing)과 레스터라이제이션(Rasterization)으로 구성되어 있다. 본 논문에서는 래스터라이저와 프레임버퍼사이의 대역폭으로 인한 병목점을 분석하고, 그 한계를 극복해 낼 수 있도록 프로세서 메모리 집적구조를 이용하여 랜더링 시스템을 설계, 성능 분석한다. 프레임버퍼의 집적으로 인한 메모리 대역폭을 이용하기 위해, 각 픽셀 처리에 필요한 로직을 포함하는 SIMD 타입의 픽셀 처리 프로세서가 메모리 어레이와 밀결합(tightly coupled)된다. 제안하는 구조는 래스터라이저 로직과 프레임 버퍼가 단일 칩으로 구성되었고, 텍스쳐 매핑, 범프 매핑, 안티알리아싱, 깊이 버퍼를 지원하며 초당 5백만 이상의 삼각형을 처리할 수 있는 고성능 랜더링 시스템이다.

• Proceedings of the IEEK Conference
• /
• 2006.06a
• /
• pp.723-724
• /
• 2006

Exploiting the instruction level parallelism encountered with the limit. Single chip multiprocessor was introduced to overcome the limit of traditional processor using the instruction level parallelism. Also, a branch miss prediction is one of the causes that reduce the processor performance. In order to overcome the problems, in this paper, we make single chip multiprocessor having the idle core execute the two control flow of conditional branch. This scheme is a kind of multi-path execution technique based on single chip multiprocessor architecture.

• Proceedings of the KIEE Conference
• /
• 2006.10a
• /
• pp.16-17
• /
• 2006

적외선 이미지 센서용으로 사용되는 마이크로 볼로미터 센서는 process variation으의 인하여 모든 볼로미터 센서의 셀이 정확한 저항값을 갖지 못하여 입력신호에 왜곡을 가져 온다. 본 논문에서는 적외선 이미지 센서용 CMOS 검출회로를 설계하는 데 있어, 이러한 볼로미터 셀 어레이의 고정패턴잡음(Fixed Pattern hoise)을 최소화하는 방법에 대해 연구하였다. 기존의 단일 입력 방식 검출회로는 볼로미터 셀어레이의 고정패턴잡음을 보정하기 위하여 추가적인 보정 회로를 필요로 하였다. 이러한 문제점을 해결하기 위해서 본 논문에서는 차동 입력 방식 검출회로를 제안하였으며, 이를 적용하여 출력을 살펴본 결과 추가적인 보정회로 없이 20%의 노이즈 감쇠효과를 얻을 수 있다. 연구 결과를 바탕으로 32${\times}$32 크기를 갖는 셀어레이의 볼로미터를 구성하여 전체 칩을 설계하였으며 컴퓨터 시물레이션을 통해 결과를 분석하였다.

• The Transactions of the Korean Institute of Electrical Engineers C
• /
• v.51 no.6
• /
• pp.260-264
• /
• 2002

We developed LD Pumped Nd:$VVO_4$ microchip laser with the cavity length of 1mm. The microchip laser output was 87.5㎽ at the wavelength of 1063.9nm with the input power of 241㎽ at the wavelength of 809nm. The slope efficiency was 40.7% and the threshold input power was 31.1㎽. We have also defined input power limit for the single longitudinal mode operation theoretically. It was 2.5 times larger than that of threshold input intensity. According to the results of simulation, the Nd:YVO$_4$ microchip laser can be operated with the maximum output of 15㎽ for the single longitudinal mode up to the input power of 77.75㎽.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.10a
• /
• pp.257-260
• /
• 2006

계층적 메모리 구조는 성능 향상 이외에도 하위 캐쉬로의 접근을 줄임으로서 전체적인 소비 전력 효율을 높이는 방법으로 사용될 수 있다. 본 논문에서는 임베디드 프로세서의 대표적인 StrongARM의 단일 계층 구조를 대상으로 프로세서에 근접한 명령어 캐쉬를 새로 추가하여 첫 번째와 두 번째 계층의 명령어 캐쉬 크기에 따라 변화하는 소비 전력을 모의실험을 통해 측정하고 두 계층의 명령어 캐쉬 크기에 따른 상호 관계에 대해 알아본다. 직접 사상과 32B의 블록 크기를 갖는 L0 명령어 캐쉬를 삽입하여 에너지 효율이 가장 높은 크기를 찾아보고 효율적 크기에서 소비전력을 측정한 결과 온 칩 구조로 가정한 프로세서 전체의 소비 전력이 최대 약 65%로 감소됨을 볼 수 있으며, L1 명령어 캐쉬가 두 배씩 증가함에 따라 에너지 효율적인 L0 명령어 캐쉬의 크기 또한 두 배씩 증가함을 알 수 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2018.05a
• /
• pp.99-101
• /
• 2018

스마트 폰과 같은 모바일 기기에서 사용자의 다양한 요구 사항을 충족해야하는 요구가 늘어남에 따라, Wi-Fi, Bluetooth 등의 이종 무선 라디오가 단일 칩에 통합된 Wi-Fi 및 Bluetooth 콤보 모듈이 보편화 되었다. 본 연구에서는 Wi-Fi / Bluetooth 콤보 통신 모듈을 장착한 모바일 기기에서 모바일 스트리밍을 이용할 경우, Bluetooth 사용이 사용자 체감 품질(Qualty-of-Experience)에 미치는 영향을 조사한다. 실측을 통한 실험 결과, Wi-Fi와 블루투스를 동시에 사용하는 환경에서는 Wi-Fi만을 이용하는 환경에 비해 최대 55 %의 성능 저하를 보인 것으로 나타났다. 이 연구는 이기종 통신 모듈의 사용에 따른 물리 및 링크 계층의 전송 스케쥴링이 최상위 사용자 계층의 성능에 미치는 영향을 밝혀냈다는 중요성을 갖는다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.04a
• /
• pp.293-298
• /
• 2000

최근 3차원 그래픽스 분야는 기존의 단순 이미지의 처리가 아닌 보다 나은 화질과 보다 많은 기법의 도입이 요구되어 지고 있다. 이에 본 논문에서는 가장 기본적인 실감영상의 표현 기법인 텍스쳐 매핑 기법에 대하여 논하였고, 3차원의 객체 공간에서 2차원의 스크린 공간으로의 변환으로 인해 생길 수 있는 문제점과 렌더링 알고리즘에 대해 분석하였으며, 이에 부합하는 렌더링 시스템을 설계, 분석하였다. 또한 본 시스템은 고성능 3차원 그래픽 처리를 위하여 채택되어지고 있는 프로세서-메모리 집적 방식을 이용, 래스터라이징 유닛과 프레임버퍼를 단일 칩으로 구성하여 렌더링과 텍스쳐 매핑 과정에서 발생할 수 있는 지연현상을 제거하였다.