• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.201-201
• /
• 2010

DRAM (dynamic random access memory)은 하나의 트랜지스터와 하나의 캐패시터의 구조 (1T/1C)를 가지는 구조로써 빠른 동작 속도와 고집적에 용이하다. 하지만 고집적화를 위해서는 최소한의 캐패시터 용량 (30 fF/cell)을 충족시켜 주어야 한다. 이에 따라 캐패시터는 stack 혹은 deep trench 구조로 제작되어야 한다. 위와 같은 구조로 소자를 구현할 시 제작공정이 복잡해지고 캐패시터의 집적화에도 한계가 있다. 이러한 문제점을 보완하기 위해 1T-DRAM이 제안되었다. 1T-DRAM은 하나의 트랜지스터로 이루어져 있으며 SOI (silicon-on-insulator) 기판에서 나타나는 floating body effect를 이용하여 추가적인 캐패시터를 필요로 하지 않는다. 하지만 SOI 기판을 이용한 1T-DRAM은 비용측면에서 대량생산화를 시키기는데 어려움이 있으며, 3차원 적층구조로의 적용이 어렵다. 하지만 다결정 실리콘을 이용한 기판은 공정의 대면적화가 가능하고 비용적 측면에서 유리한 장점을 가지고 있으며, 적층구조로의 적용 또한 용이하다. 본 연구에서는 ELA (eximer laser annealing) 방법을 이용하여 비정질 실리콘을 결정화시킨 기판에서 1T-DRAM을 제작하였다. 하지만 다결정 실리콘은 단결정 실리콘에 비해 저항이 크기 때문에, 메모리 소자로서 동작하기 위해서는 높은 바이어스 조건이 필요하다. 게이트 산화막이 얇은 경우, 게이트 산화막의 열화로 인하여 소자의 오작동이 일어나게 되고 게이트 산화막이 두꺼울 경우에는 전력소모가 커지게 된다. 그러므로 메모리 소자로서 동작 할 수 있는 최적화된 게이트 산화막 두께가 필요하다. 제작된 소자는 KrF-248 nm 레이저로 결정화된 ELA 기판위에 게이트 산화막을 10 nm, 20 nm, 30 nm 로 나누어서 증착하여, 전기적 특성 및 메모리 특성을 평가하였다.

• Journal of the Korean Applied Science and Technology
• /
• v.16 no.1
• /
• pp.105-115
• /
• 1999

P-type의 단결정 실리콘 위에 $1000{\AA}$의 열산화막을 성장시킨후 $5500{\AA}$의 다결정 실리콘으로 증착된 시료를 가지고 $HBr/Cl_2/He-O_2$ 혼합기체로 식각할 때 시료의 식각 특성에 관한 $H_2-O_2$ 기체함량. RF 전력, 압력에 대한 영향을 XPS(X-ray photoelectron Spectroscopy)와 SEM(Scanning Electron Microscopy)으로 조사하였다. $HBr/Cl_2/He-O_2$ 혼합기체로 식각되는 동안 형성된 다결정 실리콘 식각속도는 $H_2-O_2$ 함량 증가에 따라 증가하였으며 식각잔유물은 RF 전력과 압력변화에 의해 영향은 받지 않는 것으로 나타났으며, 다결정 실리콘 측벽에서의 증착속도는 낮은 RF전력과 높은 압력에서 높게 나타났다. 다결정 실리콘 식각 잔유물의 결합에너지는 안정한 $SiO_2$인 열산화막의 경우보다 높으므로 식각 잔유물은 $SiO_{\chi}({\chi}>2)$의 화합결합을 가지는 산화물과 같은 잔유물로 생각된다.

• Journal of Sensor Science and Technology
• /
• v.1 no.2
• /
• pp.183-194
• /
• 1992

Some silicon micromechanical structures useful in sensors and actuators have been fabricated by electropolishing or porous silicon formation technique by anodic reaction in HF solution. The microstructures were lightly doped single crystal silicon and the formation was isotropic independent of crystal directions. Porous silicon layer(PSL) was formed selectively in $n^{+}$ region of $n^{+}/n$ silicon structure by anodic reaction in concentrated HF(20-48%) solution. Characteristics of the formed PSL were investigated along with change of the reaction voltage, HF concentration and the reaction time. PSL was formed only in $n^{+}$ region. The porosity of the PSL was decreased with the increase of HF concentration and independent of reaction voltage. For the case of $n/n^{+}/n$ structures, the etched surface of silicon was fairly smooth and a cusp was not found. The thickness of the microstructures was the same as that of the epitaxial n-Si layer and good uniformity. We have fabricated acceleration sensors by anodic reaction in HF solution(5 wt%) and planar technology. The process was compatible with conventional It fabrication technique. Various micromechanical structures, such as rotors of motor, gears and linear actuator, were also fabricated by the technique and examined by SEM photographs.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.156-157
• /
• 2012

단일 셀에서 비휘발성 및 고속의 휘발성 메모리를 모두 구동할 수 있는 다기능 메모리는 모바일 기기 및 embedded 장치의 폭발적인 성장에 있어 그 중요성이 커지고 있다. 따라서 최근 이러한 fusion기술을 응용한 unified RAM (URAM)과 같은 다기능 메모리의 연구가 주목 받고 있다. 이러한 다목적 메모리는 주로 silicon on insulator (SOI)기반의 1T-DRAM과 SONOS기술 기반의 비휘발성 메모리의 조합으로 이루어진다. 하지만 이런 다기능 메모리는 주로 단결정기반의 SOI wafer 위에서 구현되기 때문에 값이 비싸고 사용범위도 제한되어 있다. 따라서 이러한 다기능메모리를 다결정 실리콘을 이용하여 제작한다면 기판에 자유롭게 메모리 적용이 가능하고 추후 3차원 적층형 소자의 구현도 가능하기 때문에 다결정실리콘 기반의 메모리 구현은 필수적이라고 할 수 있겠다. 본 연구에서는 다결정실리콘을 이용한 channel recessed구조의 다기능메모리를 제작하였으며 각 1T-DRAM 및 NVM동작에 따른 memory 특성을 살펴보았다. 실험에 사용된 기판은 상부 비정질실리콘 100 nm, 매몰산화층 200 nm의 SOI구조의 기판을 이용하였으며 고상결정화 방법을 이용하여 $600^{\circ}C$ 24시간 열처리를 통해 결정화 시켰다. N+ poly Si을 이용하여 source/drain을 제작하였으며 RIE시스템을 이용하여 recessed channel을 형성하였다. 상부 ONO게이트 절연막은 rf sputter를 이용하여 각각 5/10/5 nm 증착하였다. $950^{\circ}C$ N2/O2 분위기에서 30초간 급속열처리를 진행하여 source/drain을 활성화 하였다. 계면상태 개선을 위해 $450^{\circ}C$ 2% H2/N2 분위기에서 30분간 열처리를 진행하였다. 제작된 Poly Si MFM에서 2.3V, 350mV/dec의 문턱전압과 subthreshold swing을 확인할 수 있었다. Nonvolatile memory mode는 FN tunneling, high-speed 1T-DRAM mode에서는 impact ionization을 이용하여 쓰기/소거 작업을 실시하였다. NVM 모드의 경우 약 2V의 memory window를 확보할 수 있었으며 $85^{\circ}C$에서의 retention 측정시에도 10년 후 약 0.9V의 memory window를 확보할 수 있었다. 1T-DRAM 모드의 경우에는 약 $30{\mu}s$의 retention과 $5{\mu}A$의 sensing margin을 확보할 수 있었다. 차후 engineered tunnel barrier기술이나 엑시머레이저를 이용한 결정화 방법을 적용한다면 device의 특성향상을 기대할 수 있을 것이다. 본 논문에서는 다결정실리콘을 이용한 다기능메모리를 제작 및 메모리 특성을 평가하였다. 제작된 소자의 단일 셀 내에서 NVM동작과 1T-DRAM동작이 모두 가능한 것을 확인할 수 있었다. 다결정실리콘의 특성상 단결정 SOI기반의 다기능 메모리에 비해 낮은 특성을 보여주었으나 이는 결정화방법, high-k절연막 적용 및 engineered tunnel barrier를 적용함으로써 해결 가능하다고 생각된다. 또한 sputter를 이용하여 저온증착된 O/N/O layer에서의 P/E특성을 확인함으로써 glass위에서의 MFM구현의 가능성도 확인할 수 있었으며, 차후 system on panel (SOP)적용도 가능할 것이라고 생각된다.

• Proceedings of the IEEK Conference
• /
• 2003.07c
• /
• pp.2799-2802
• /
• 2003

The automatic diameter control system of the Crystal Grower has a good performance with only PD control. But it contained the integrator the plant which has a long time delay. In this paper. we show the secondary approximate model and applies time delay controller which is good performance for in the long time delay plant. It will be able to improve the response characteristic against a standard input and a load disturbance.

• Proceedings of the KIEE Conference
• /
• 2011.07a
• /
• pp.2060-2060
• /
• 2011

This paper was investigated the frequency property for optimal operating conditions of mono-crystalline Si solar cell. An internal impedance of mono-crystalline Si solar cell was influenced frequency. An optimal operating conditions of solar cell was under about 10[kHz].

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 1996.04a
• /
• pp.143-145
• /
• 1996

A new method of fabricating 3-dimensional patterns on single crystal silicon is presented in this paper. The method utlizes both chemical and mechanical reactions to make patterns with dimensions of few microns in width and submicron in height. The primaryadvantage ofthis new method over conventional methods of making patterns on silicon lies in its cost effectiveness and speed. The process introduced in this paper is a maskless process and does not reauire expensive capital investment. It is expected that this method can be employed for flexible and cost effective fabrication of micro-machine components in MEMS application.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2009.06a
• /
• pp.1033-1034
• /
• 2009

• Proceedings of the KAIS Fall Conference
• /
• 2000.10a
• /
• pp.185-193
• /
• 2000

이방성 습식 식각을 이용하여 멤브레인을 제작하기 위하여 KOH-IPA의 식각액을 사용하여 단결정 실리콘 기판을 이방성으로 식각을 하고, 각 용액에 대한 식각 특성을 관찰하였다. 식각률은 식각액의 온도와 농도에 의존하며, 패턴 형성 방향과 식각액의 농도에 따라 식각 형태가 다르게 나타났다. 패턴은 Primary Flat에 45°로 기울여 형성되었으며 20wt·% KOH 80℃ 이상에서는 U-groove, 그 이하의 온도와 농도에서는 V-groove 식각 형태를 관찰할 수 있었다. 각 면에 대한 식각률 차이에 의해서 생기는 Hillock은 온도와 농도가 높아짐에 따라 줄어들었고, 재식각을 퉁하여 현저하게 줄어듦을 알 수 있었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2005.07a
• /
• pp.9-10
• /
• 2005

Process diagrams of selective epitaxial growth of silicon(SEG) could be developed from CVD thermodynamics. They could not only be helpful with understanding of the mechanism, but also offer good processing guidelines in manufacturing high density devices. Through the process optimization skill, applications of SEG to high-density device structures could be possible without problems such as loading effect and facet generation, with producing outstanding electronic properties.