

# 선택적 단결정 실리콘 성장의 반도체 소자 적용

정우석

한국전자통신연구원 기반기술연구소

## SEG Applications for Semiconductor Devices

Woo-Seok Cheong

Electronics and Telecommunications Research Institute

**Abstract :** Process diagrams of selective epitaxial growth of silicon(SEG) could be developed from CVD thermodynamics. They could not only be helpful with understanding of the mechanism, but also offer good processing guidelines in manufacturing high density devices. Through the process optimization skill, applications of SEG to high-density device structures could be possible without problems such as loading effect and facet generation, with producing outstanding electronic properties.

**Key Words :** selective epitaxial growth, SEG, semiconductor devices, LPCVD, thermodynamics

### 1. 서론

차세대 나노미터급 반도체소자 개발에서는 소자구조 형성뿐만 아니라 신뢰성 있는 소자특성 확보가 필수적이다. 새로운 재료 및 신개념 공정 기술, 소자구조 형성 등에서 이전 단계를 뛰어넘는 새로운 소자제조기술이 요구되고 있다. 그 중에 선택적 단결정 실리콘 성장(SEG) 기술은 고집적 반도체소자 제조에서 구조적 또는 공정 단순화와 CELL SIZE 축소에 따른 전기적 특성 확보 측면에서의 우월성으로 현재 필수 공정으로 자리매김하고 있다. SEG 기술은 기존 CVD에 의한 박막 형성과는 전혀 다른 개념이기 때문에, SEG 공정 개발과 최적화를 위해서는 그 성장기구(Growth mechanism)의 명확한 이해가 무엇보다 중요하다. 기존에 저압 화학 증착법(LPCVD)에 의한 SEG 형성은 절연체 위에서의 HCl에 의한 선택적 식각과 실리콘 위에서의 실리콘 성장이 동시에 발생한다는 이론이 지배적으로 받아들여져 왔다[1]. 그러나, 이 이론은 국부적 공간에서 실리콘의 식각과 성장이 동시에 발생할 수 있다는 가정으로, 열적 활성화에 적용되는 SEG 형성 조건에서 명백히 열역학적 모순(thermodynamic paradox)에 해당되며, 패턴에 따른 로딩효과(loading effect)나 전도성 기판의 전하이동속도에 따른 실리콘 성장속도의 차이를 설명할 수 없다. 실리콘 이외의 화학증착법에 의한 선택적 성장 시스템을 분석한 결과 새로운 모델을 제시하게 되었다[2]. 새로운 SEG 기구의 핵심은 SEG 성장을 위한 실리콘 공급은 표면반응(heterogeneous reactions)에 의한 것이 아니라, 기상반응(gas-phase reactions)에 의한 것이라 설명된다. 본 연구에서는 SEG에 대한 새로운 형성 Model을 바탕으로 열역학적 계산을 적용한 SEG 공정최적화 방법을 논하고, 고집적 소자에서의 SEG 공정 기술을 다룰 것이다.


가능여부, 수율, 박막 형태 등을 예측할 수 있다. 기상에서 열적 활성화에 의한 빠른 기체 반응과 반응물의 원활한 이동 상황에서는 CVD 열역학의 적용 가능성이 한층 높아진다. 즉, 고온, 고압, 고반응성 기체 등의 시스템적 요건은 SEG의 CVD 열역학 활용 가능성을 높게 한다. SEG 성장속도 예측을 위해 과포화도( $\alpha$ ) 개념을 적용하였다. SEG 성장구동력( $\Delta G$ )은 기상에서 형성된 실리콘 입자의 물리적 응축 과정으로 묘사되어, 다음과 같은 식으로 나타내었다.

$$\Delta G = -RT \ln(\alpha), \alpha = \frac{P_s^*}{P_s^0}$$

여기서,  $P_s^*$ 는 기상에서 동적 평형 실리콘의 부분압이고,  $P_s^0$ 는 표준상태의 평형 증기압을 나타낸다. 표1은 900℃, 100Torr에서 DCS=0.2, H<sub>2</sub>=200(slm)에서 Thermo-C 및 software에 의해 계산된 결과이다. 그림1은 HCl이 0일 때와 0.9일 때 얻은 SEG 실험결과이다. 예측대로, 과포화도가 1보다 작아질 때 실리콘기판에서 식각이 발생했다.

표 1. 과포화도 vs SEG 성장속도

HCl(slm)	supersaturation ratio	growth rate(Å/min)
0	9.68	2453
0.05	7.65	1879
0.10	6.16	1465
0.30	3.16	661
0.90	0.69	-200



(a)

(b)

그림 1. SEG 실험 결과 (a) HCl=0, (b) HCl=0.9(slm)

### 2. SEG 공정 최적화

열역학적 분석을 통해 CVD 박막 형성에 대해 반응의

실험 결과 SEG 공정은 절연체 종류에 따라 차이가 있지만, 900℃에서 과포화비(supersaturation ratio)가 10 이내에서 안정적으로 진행될 수 있었다. 열역학적 분석 결과를 토대로 등과포화비곡선 즉, 일정 압력(100Torr)에서 온도, 기체 조성비에 따른 과포화비 영역을 나타내는 그림 2의 SEG process diagram을 얻을 수 있었다.




그림 2. SEG process diagram

그림 2에서 900℃일 때, 대부분 SEG 형성조건 안에 들어온다. 그러나, 이 조건은 기상에서 형성된 실리콘 소스가 100% 실리콘 성장에 직접 기여한다는 상황에서만 허용된다. 실제 전자소자 패턴에서는 절연체가 전체 면적을 상당부분 차지하므로 실리콘이 성장할 수 있는 공간이 제약되어 로딩효과가 유발될 수 밖에 없다. 즉, 절연체 비중이 높은 지역에서는 실리콘의 과포화도가 높아질 것이다. 여기서 패턴에 따른 실리콘의 과포화도를 유효과포화도(effective supersaturation ratio, ESR)로 정의할 수 있고, ESR은 다음과 같이 나타낼 수 있다.




그림 3. 패턴에 따른 실리콘의 유효과포화도 곡선

그림 3에 나타났듯이 SEG 공정 진행에 따라 실리콘을 소모할 수 있는(SEG 성장 표면) 면적이 증가되면 ESR이 낮아진다. 전체적으로 일정 성장속도를 유지시키려면(일정 ESR값을 얻기 위해서는) HCl을 조금씩 증가시키면 된다. 이로 인한 공정시간 단축과, 성장속도 저하로 인한 Facet 생성 현상을 막을 수 있게 된다. 결론적으로, SEG 공정최적화의 핵심은 선택성을 유지하면서, 빠른 시간(열부담최소화)에 Facet 생성 없이 공정이 진행을 마치는 것이다.

### 3. 전자소자 응용

차세대 나노미터급 반도체 소자 구조 형성 및 전기적 특성 확보를 위해 SEG 응용이 가능하고, 현재 다양한 형태로 소자에 적용되고 있다.




그림 4. 전자소자의 SEG 응용 (1→isolation, 2→epi-channel, 3→ESD(elevated source & drain), 4→ESD with silicide, 5→plugging process)

그림 4는 DRAM 및 Logic Devices에서 대표적으로 연구되거나 실제 소자에서 적용되고 있는 다섯 가지의 응용 예를 보여주고 있다. 1번은 소자의 전기적 분리(Isolation)를 위한 산화물의 Gap-fill방법으로 소자 미세화에 따른 Aspect ratio값의 증가로 trench를 효과적으로 채우는 동시에 STI damage를 줄이기 위함이고, 2번은 소자 단채널 효과(short channel effect)의 억제 및 Vt fluctuation을 낮추는 것을 목적으로 도핑없는 얇은 SEG를 적용시킨다. 3번과 4번은 같은 공정기법으로 Leakage를 줄이는 것과 접촉저항을 낮추고, Implantation 공정마진을 확보하기 위함이다. 5번은 실리콘 접촉저항을 낮추기 위해 SEG plug 공정을 적용한 기술이다. 이 기술은 공정 측면에서 작은 영역에서 장시간 성장시켜야 하기 때문에 전자소자의 SEG 적용기술 중에 가장 어렵다[3].

### 4. 결론

차세대 전자소자의 급격한 집적화는 이전 공정기술과는 다른 차원의 공정기법을 요구하고 있다. 선택적 단결정실리콘 공정은 그 대안으로, 소자구조 형성 및 전기적 특성 모두를 만족시킬 수 있는 기술로 자리매김하고 있다. 기존 표면반응에 의한 SEG 성장 모델에서는 SEG 공정 최적화에 대한 특별한 수단이 없었다. 그러나, 기상반응에 의한 실리콘 공급 이론을 바탕으로 한 새로운 SEG 모델은 SEG 공정 최적화에 열역학적 분석 결과를 적용 가능하게 하였다. 한편, 유효과포화도 개념은 SEG 로딩효과를 설명하고, SEG의 소자 적용을 위한 실질적 지표로 사용될 수 있었다.

### 참고 문헌

- [1] J. T. Fitch, J. Electrochem. Soc. Vol. 141, p. 1046, 1994.
- [2] W. S. Cheong, et al., 2004 MRS Fall Meeting, Abstract book, 2004.
- [3] W. S. Cheong, S. K. Lee, J. S. Roh, J. Vac. Sci & Tech.(B) Vol. 21, p. 975, 2003.