• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.31 no.10
• /
• pp.73-78
• /
• 2003

MEMS technology in the field of aerospace engineering is more important with light weight and high resolution. Therefore the investigation of thin films properties is issued and the residual stress of thin filrns is one of the important problems to solve. Ion implantation without thermal annealing is applied for the stress gradient relaxation of LPCVD polysilicon films used as the structural part in MEMS. He+ and Ar+ ion implantations reduce the stress gradient of polysilicon films. The property modification of polysilicon films by ion implantation is also investigated. The elastic modulus and hardness of polysilicon films with ion implantation is studied by CSM method which is an advanced nano-indentation method. Ion implantation decreases the elastic modulus and hardness of polysilicon films. However, they are improved with increasing ion dose.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.142-142
• /
• 2010

본 논문은 단결정 및 다결정 실리콘 기판 상에 아산화질소 플라즈마 처리를 통하여 형성한 초박형 실리콘 옥시나이트라이드 박막의 특성과 이의 어플리케이션에 관한 것이다. 초박형 절연막은 현재 다양한 전자소자의 제작과 특성 향상을 위하여 활용되고 있으나 일반적인 화학 기상 증착 방법으로는 균일도를 확보하기 어려운 문제점을 가지고 있다. 디스플레이의 구동소자로 활용되는 박막 트랜지스터의 특성 향상과 비휘발성 메모리 소자의 터널링 박막에 응용하기 위하여 초박형 실리콘 옥시나이트라이드 박막의 증착과 이의 특성을 분석하였고, 실제 어플리케이션에 적용하였다. 실리콘 산화막과 실리콘 계면상에 존재하는 질소는 터널링 전류와 결함 형성을 감소시키며, 벌크 내에 존재하는 질소는 단일 실리콘 산화막에 비해 더 두꺼운 박막을 커패시턴스의 감소없이 이용할 수 있는 장점이 있다. 아산화질소 플라즈마를 이용하여 활성화된 질소 및 산소 라디칼들이 실리콘 계면을 개질하여 초박형 실리콘 옥시나이트라이드 박막을 형성할 수 있다. 플라즈마 처리 시간과 RF power의 변화에 따라 형성된 실리콘 옥시나이트라이드 박막의 두께 및 광학적, 전기적 특성을 분석하였다. 아산화질소 플라즈마 처리 방법을 사용한 실리콘 옥시나이트라이드 박막을 시간과 박막 두께의 함수로 전환해보면 초기적으로 증착률이 높고 시간이 지남에 따라 두께 증가가 포화상태에 도달함을 확인할 수 있다. 아산화질소 플라즈마 처리 시간의 변화에 따라 형성된 박막의 전기적인 특성의 경우, 플라즈마 처리 시간이 짧은 실리콘 옥시나이트라이드 박막의 경우 전압의 변화에 따라 공핍영역에서의 기울기가 현저히 감소하며 이는 플라즈마에 의한 계면 손상으로 계면결합 전하량이 증가에 기인한 것으로 판단된다. 또한, 전류-전압 곡선을 활용하여 측정한 터널링 메카니즘은 2.3 nm 이하의 두께를 가진 실리콘 옥시나이트라이드 박막은 직접 터널링이 주도하며, 2.7 nm 이상의 두께를 가진 실리콘 옥시나이트라이드 박막은 F-N 터널링이 주도하고 있음을 확인할 수 있다. 결론적으로 실리콘 옥시나이트라이드 박막을 활용하여 전기적으로 안정한 박막트랜지스터를 제작할 수 있었으며, 2.5 nm 두께를 경계로 터널링 메커니즘이 변화하는 특성을 이용하여 전하 주입 및 기억 유지 특성이 효과적인 터널링 박막을 증착하였고, 이를 바탕으로 다결정 실리콘 비휘발성 메모리 소자를 제작하였다.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.20 no.6
• /
• pp.254-261
• /
• 2010

Polycrystalline silicon (pc-Si) films are fabricated and characterized for application to pc-Si thin film solar cells as a seed layer. The amorphous silicon films are crystallized by the aluminum-induced layer exchange (ALILE) process with a structure of glass/Al/$Al_2O_3$/a-Si using various thicknesses of $Al_2O_3$ layers. In order to investigate the effects of the oxide layer on the crystallization of the amorphous silicon films, such as the crystalline film detects and the crystal grain size, the $Al_2O_3$ layer thickness arc varied from native oxide to 50 nm. As the results, the defects of the poly crystalline films are increased with the increase of $Al_2O_3$ layer thickness, whereas the grain size and crystallinity are decreased. In this experiments, obtained the average pc-Si sub-grain size was about $10\;{\mu}m$ at relatively thin $Al_2O_3$ layer thickness (${\leq}$ 16 nm). The preferential orientation of pc-Si sub-grain was <111>.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2007.04a
• /
• pp.141-142
• /
• 2007

표면 수정에 의한 결정질 실리콘 태양전지의 표면 반사율의 감소는 실리콘 태양전지에 있어서 가장 중요한 문제들 중 하나다. 결정질 실리콘 기판 표면에 텍스쳐링을 이용하여 반사방지막을 형성하는 것은 태양전지의 표면 반사율을 줄이는 측면에서 주목할 만한 것이다. 이 논문에서는 단결정 실리콘과 다결정 실리콘에 텍스쳐링을 이용하여 표면 반사율을 감소할 수 있는 방안에 대해서 연구한다.

• Journal of Sensor Science and Technology
• /
• v.9 no.3
• /
• pp.233-241
• /
• 2000

This paper presents comparative results of various commonly used anti-stiction methods for polysilicon surface micromachining using identical test structures. Four different types of cantilevers - single cantilevers, cantilevers with dimples, cantilevers with anti-stiction tip, cantilevers with plate - with different widths and lengths were employed as test structures. The detachment length of cantilevers was examined depending on the anti-stiction methods and test structure types. After sacrificial layer was removed, evaporation and sublimation drying methods were used in the drying step when takes place the stiction between structure and substrate. Various final rinsing liquids such as methanol, IPA, and DI water were employed to compare anti-stiction results depending on surface tension and rinsing temperature. For sublimation drying method, methanol was used as an intermediate rinsing liquid. Also, the influence of a stress gradient of the polysilicon was investigated by performing the identical anti-stiction experiments on identical test structures with a stress gradient. In conclusion, sublimation drying method showed superior results to various evaporation drying methods and hence it is considered the best method for releasing polysilicon microstructure in polysilicon surface micromachining.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.31 no.2
• /
• pp.57-62
• /
• 2003

Nano-bending method is presented to measure the Poisson's ratio of thinfilms for MEMS (Micro-Electro-Mechanical Systems) applicaiton. The douvle-ring specimen is designed and fabricated based on the surface micromachining process to facilitate the measurement of the Poisson's ratio. The Poisson's ratio can be obtained through analyzing the linear load-displacement relationship of the double ring specimen subjected to nano-indenter loading. The Present nano-bending mehod is an in-situ measurement approach due to the compatibility to the surface micromachining process. The Poisson's ratio is locally obtained at the location of the double ring specimen with micro dimension. To validate the nano-bending method, the Poisson's ratio of LPCVD (Low Pressure Chemical Vapor Deposition) poly-silicon with thickness of 2.3㎛ is investigated. Experimental results reveal that the Poisson's ratio of the poly-silicon film is 0.2569. The standard deviation of the nano-bending measurement for the stiffness of double ring specimens is 2.66%.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.25 no.11
• /
• pp.1342-1349
• /
• 1988

The dependence of the etch rates of differently doped poly-Si films on the gas composition, the chamber pressure and the RF power was investigated in detail. The highest anisotropy and the lowest CD loss were achieved at the $SF_6$-rich compositions, i.e., $Cl_2:SF_6$=17:33 (SCCM), in the $POCl_3$-doped poly-Si. The etch rates increased for n-type dopant (phosphorus), while decreased for p-type (boron) with increasing the doping levels irrespective of plasma parameters. And from the results of the activation of doped poly-Si films the active carrier concentrations as well as the doping concentrations were found to be responsible for the increase of the etch rate of the phosphorus-doped poly-Si.

• New & Renewable Energy
• /
• v.1 no.4 s.4
• /
• pp.6-11
• /
• 2005

본 고에서는 태양전지 모듈 원가의 60% 이상을 차지하는 실리콘 기판의 생산성을 향상시키고 그에 따라 제조단가를 저감시키기 위한 일환으로 최근 들어 일본과 프랑스를 중심으로 중점적으로 기술개발이 이루어지고 있는 EMCC법 (Electro Magnetic Continuous Casting)에 의한 다결정 실리콘 잉고트의 제조기술에 관하여 연구하였다. 특히, 태양전지급의 고순도 잉고트로 제조하기 위해 높은 용융점과 낮은 전기전도도를 갖는 실리콘의 용해 및 주조 공정이 수냉되는 cold crucible 내에서 이루어지게 됨에 따라 발생하는 종래의 EMCC법의 문제점을 해결하고자, 코일전류 및 도가니 구조 등이 Joule 가열 효과 및 pinch 효과에 미치는 영향을 체계적으로 조사하였다. 연구 결과 대용량의 전원장치나 별도의 2차 가열원을 사용하지 않고서도 실리콘 원료의 가열 및 용해 효율을 현격히 향상시키며 용탕의 전 구간에 걸쳐 전자기력을 용탕의 정수압보다 큰 상태로 유지할 수 있는 EMCC용 무접촉성 도가니의 설계기술 및 이를 활용하는 전자기연주공정기술을 확립하였으며, 그 결과 직경 5cm의 실리콘 잉고트를 1,5mm/min의 속도로 무접촉 조건에서 연속주조할 수 있었다.

• Korean Journal of Materials Research
• /
• v.8 no.1
• /
• pp.85-91
• /
• 1998

인이 높은 농도로 도핑되어진 LPCVD 다결정 실리콘 박막의 열팽창 계수를 마이크로 게이지법을 이용하여 측정하였다. 기존의 박막의 열팽창 계수 측정 법에서는 박막이 기판에 증착되어진 상태에서 측정이 이루어지므로, 기판의 탄성계수와 열팽창계수를 미리 알고 있어야 한다. 이에 비해 마이크로 게이지법에서는 박막의 열\ulcorner창 계수를 도출하기 위하여 기판의 탄성계수 값과 열팽창 계수 값을 필요로 하지 않는다는 장점이 있다. 마이크로 게이지법에서는 전류를 가할 경우 줄 발열에 의해 발생한 마이크로 게이지에의 변위를 측정하고, 그 때 계산된 마이크로 게이지의 평균 온도의 관계에서 열팽창 계수를 계산한다. 다결정 실리콘 박막의 열팽창 계수는 2.9 x $10^{-6}$$^{\circ}C$로 측정되었으며, 이 값들의 표준편차는 0.24x$10^{-6}$$^{\circ}C$였다.

• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.1199-1200
• /
• 2008

N형 공핍 모드의 탑 게이트 다결정실리콘 박막 트랜지스터에 비대칭 오프셋 구조를 적용하였다. 이로써 드레인 부근의 전계를 감소시켜, on전류의 큰 손실 없이 누설 전류를 86% 감소시켰다. 박막 트랜지스터는 유리 기판위에 교류 자계 유도 결정화를 이용하여 제작하였고, 마스크 추가 없이 오프셋 구조를 형성하였다. 또한 비정질 실리콘과 n+ 층은 이온 주입을 하지 않고 증착하였다. 이 방법은 능동 구동 디스플레이에서 소비 전력 감소와 이미지 유지에 도움이 될 수 있다.