• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.467-468
• /
• 2015

능동형필터는 주로 비선형 부하로 부터 발생되는 정수배의 고조파를 보상하는데 응용되어 왔다. 본 논문에서는 국가핵융합연구소(NFRI)의 KSTAR 주장치의 전원공급장치인 PF MPS가 가동되면서 특이한 저차수 대역의 비정수 고조파가 발생되는데 이는 MG(motor generator)와 RPC (Reactive Power Compensator)간의 병렬공진 확대현상으로 나타나 고조파 전류의 증가, 전압왜형 상승 등 안정적인 전력계통 운영에 영향을 주고 있다. 따라서 이의 원인이 되는 특이성의 비정수 고조파를 저감시키기 위한 제어 알고리즘 개발과 모의시험에 관한 연구내용을 다루고자한다. 지금까지 개발된 알고리즘은 주로 정수배 고조파만을 대상으로 한 FFT의 일괄보상, 혹은 개별차수 보상방식이었으나 여기서는 DQ 변환 알고리즘을 채용하여 정수배 고조파는 물론 0.5차 단위의 비정수 고조파까지 제어하는 기술을 다루었다.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.10 no.4
• /
• pp.380-387
• /
• 2005

We report the performance of an open-frame type low-voltage high-current DC-DC converter module developed using an active clamp forward converter circuit and single ended rectifier. The converter module is designed with the specifications of an 3.3V output voltage, 30A output current, 100W output power and 36-75V input voltage. The synchronous rectifier is used to reduce the conduction loss at high current level and constant current control using precision PCB resistance is adapted to enhance the over current protection function in the system configuration. A prototype converter module is successfully implemented within 8mm height and quarter brick size (58x37mm) and recorded an $95W/in^3$ power density, 90.6$\%$ efficiency and 0.07$\%$ voltage regulation for the entire Input voltage range, thereby demonstrating its application potentials to future telecommunication electronics.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.8
• /
• pp.38-44
• /
• 2007

This paper describes a 12 bit 80MHz CMOS D/A converter for wireless transceiver. Proposed circuit in the paper employes segmented structure which consists of four stage 3bit thermometer decoders. Proposed D/A converter is manufactured 0.35um CMOS n-well digital standard process and measurement results show a ${\pm}1.36SB/{\pm}0.62LSB$ of INL/DNL and $46pV{\cdot}s$ of glitch energy. SNR and SFDR are measured to be 58.5dB and 64.97dB @ Fs=80MHz and Fin=19MHz with a total power consumption of 99mW. Such results proved that our work has low power consumption, high linearity, low glitch and improved dynamic performance. Therefore, our work can be appled to various high speed and high performance circuits.