• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.245-248
• /
• 2001

본 논문에서는 연집 오류(burst error)에 우수한 정정 능력을 보이는 고속 RS(Reed-Solomon) 복호기를 제안한다. 제안된 RS 복호기는 RS(n, k, t); (37 < n ≤ 255, 21 < k ≤ 239, t = 8)의 사양을 지원하며 수정 유클리드 알고리즘(modified Euclid´s algorithm)을 이용한 시스톨릭 어레이(systolic array) 방식의 병렬처리 구조로 설계되었다. 고속 RS 복호기의 효율적인 VSLI 설계를 위하여 새로운 방식의 수정 유클리드 알고리즘 연간 회로를 제안한다. 제안된 수정 유클리드 알고리즘 회로는 2t + 1의 연산 지연 시간을 갖으며 기존 구조의 연산 지연 시간인 3t + 37에 비하여 t = 8 인 경우 약 72%의 연산 지연이 감소하였다. 제안된 구조를 VHDL을 이용하여 설계하였으며 SAMSUNG 0.5㎛(KG80) 라이브러리를 이용하여 논리 합성과 타이밍 검증을 수행하였다. 합성된 RS 복호기의 총 게이트 수는 약 77,000 개이며 최대 80MHz의 동작 속도를 나타내었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2000년도 추계학술발표논문집 (상)
• /
• pp.849-852
• /
• 2000

본 논문에서는 RSA 암호 시스템의 Montgomery 모듈러 곱셈 알고리듬을 개선한 고속 모듈러 곱셈 알고리듬을 제안하고, Hybrid 구조의 가산기를 사용한 고속 모듈러 곱셈 알고리듬의 설계에 관하여 기술한다. 기존 Montgomery 알고리듬에서는 부분합계산시 2번의 덧셈연산이 요구되지만 제안된 방법에서는 단지 1번의 덧셈 연산으로 부분 합을 계산할 수 있다. 또한 덧셈 연산 속도를 향상시키기 위하여 Hybrid 구조의 가산기를 제안한다. Hybrid 가산기는 기존의 CLA(Carry Look-ahad Adder)와 CSA(Carry Select Adder)알고리듬을 혼합한 구조를 기본으로 하고 있다. 제안된 고속 모듈러 곰셈기는 VHDL(VHSIC Hardware Description Language)을 이용하여 모델링하였고, $Synopsys^{TM}$사의 Design Analyzer를 이용하여 논리합성(Altera 10K lib. 이용)을 수행하였다. 성능 분석을 위하여 Altera MAX+ PLUS II 상에서 타이밍 시뮬레이션을 수행하였고, 실험을 통하여 제안한 방법의 효율성을 입증하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2005년도 추계학술발표대회 및 정기총회
• /
• pp.193-196
• /
• 2005

기존의 비디오 데이터베이스 시스템들은 대부분 간단한 간격을 기반으로한 관계와 연산을 지원하는 모델을 이용하였다. 비디오 모델에서 시간을 지원하고 객체와 시간의 다양한 연산을 제공하며 효율적인 검색과 브라우징을 지원하는 비디오 데이터 모델이 필요하게 되었다. 비디오 모델은 객체 지향 개념을 기반으로 한 모델로서 비디오의 논리적인 스키마, 객체의 속성과 연산 관계, 그리고 상속과 주석을 이용한 메타데이터 설계를 통하여 비디오 데이터에 대한 전체적인 모델 구조를 제시하였다. 그리고 점 시간과 시간 간격을 정의하여 시간의 개념을 객체 지향 기반 모델에 부여함으로서 시간 변화에 따른 비디오 정보를 보다 효율적으로 활용할 수 있도록 하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (B)
• /
• pp.128-130
• /
• 2000

B+-Tree는 데이트베이스 관리 시스템에서 대용량의 데이터를 관리하기 위해 가장 널리 사용되는 인덱스이다. 그런 기존의 B+-Tree는 데이터베이스의 초기 구성 및 재구성시 많은 비용이 들고, 또한 삭제 연산의 빈번한 발생시 색인 구조 변경연산의 발생빈도가 높아져 동시성이 떨어진다는 단점이 있다. 이러한 문제점을 해결하기 위해서 기존 대부분의 데이터베이스 관리시스템에서는 일괄구성과 지연삭제를 이용하고 있으나, 동시성 및 회복에 대한 처리가 미흡하여 실제 시스템에 적용하기에는 문제가 있다. 따라서 본 논문에서는 일괄구성과 지연삭제 방법을 적용한 B+-Tree에서의 동시성 및 회복기법을 제안한다. 제안된 기법은 일괄구성 시에 잠금의 부하와 연속적인 철회(Cascade Rollback)가 없고, 또한 지연 삭제기법을 확장함으로써 빈 페이지 리스트 관리에 대한 부하가 없으며, 삭제 연산에 대한 회복 시 논리적 복귀(Logical Undo)가 빨라지고 구현이 간단해진다는 장점이 있다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 가을 학술발표논문집 Vol.31 No.2 (1)
• /
• pp.535-537
• /
• 2004

최근의 멀티미디어 시스템 설계 (예: 휴대폰, PDA) 경향에서 전력 소모를 줄이는 연구가 매우 긴요한 상황에, 본 연구는 누설 전류(leakage power)를 줄이는 연산 회로 아키텍쳐 합성 기법을 제안한다. 누설 전류를 줄이기 위한 방법으로 본 연구는 Dual threshold Voltage (Dual-V$_{T}$) 기법을 적용한다. 기존의 연구에서는 회로 설계 단계 중 논리나 트랜지스터 수준에서DUal-V$_{T}$를 적용한 방법과는 달리, 보다 상위 단계인 회로의 아키텍쳐 합성 단계에서의 지연시간 제약 조건을 만족하는 범위에서 최소의 누설전류 소모를 위한 합성 기법을 제안한다 따라서, 지연 시간과 누설전류 간의 Trade-Off를 이용하여 설계 조건에 맞는 융통성 있는 설계 결과를 얻을 수 있는 장점을 제공한다. 본 연구는 케리-세이브 가산기 (Carry-Save Adder) 모듈의 생성 과정에 국한된 합성 알고리즘의 적용을 보이고 있지만, 일반적인 연산 모듈을 사용한 아키텍쳐 설계 과정에서도 본 알고리즘을 쉽게 변형, 적용할 수 있다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2007년도 추계학술발표대회
• /
• pp.678-681
• /
• 2007

분산형 데스크탑 그리드 시스템에서 안정적인 연산 수행을 위한 노드 구성 기법과 동적인 환경에 적응적인 스케줄링 기법은 필수 요소이다. 그러나 기존 연구에서는 자원 제공자의 휘발성에 적응적으로 대처하지 못하는 연산 수행 모델을 사용하였기 때문에 데드라인 내에 전체 작업을 완료해야하는 응용에 대처하지 못하는 문제점이 발생한다. 이에 본 논문에서는 자원제공자의 성능과 논리적인 위치기반으로 자가 조직적 연산 오버레이 네트워크(Computation Overlay Network) 구성 기법과 자원제공자의 작업 완료 확률과 신용도 값을 이용하여 응용 QoS 보장을 위한 휴리스틱기반 복제 (Heuristic based Replication) 기법을 제안한다. 성능평가에서는 기존 스케줄링 기법과 자원제공자의 작업 완료 확률과 신용도에 따른 분포를 이용한 복제기반 스케줄링 기법을 비교평가 한다.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.1-7
• /
• 2008

Magnetic Tunnel Junction (MTJ)는 비휘발성 소자로서 그간 기억소자분야에 국한되어왔으나, 최근 다양한 연구들에 의하여 자기논리 (magneto-logic) 회로에 사용되면서 기존 트랜지스터 기반의 논리연산자를 대체할 수 있는 가능성을 보이고 있으며, 논리회로까지 확장 적용되어 스핀전자공학 분야의 새로운 장을 열 것으로 기대되어지고 있다. 자체 저장 능력을 갖는 MTJ 소자로 구현된 자기논리 회로는 전원이 꺼져도 정보가 그대로 유지되고, 또한, 불 (Boolean) 연산 수행 시 단순한 입력변화만으로 다양한 논리 연산자 구현이 가능한 구조적인 유연성을 보이므로, 물리적으로 완성된 회로 내에서 얼마든지 재구성이 가능한 자기논리 회로를 구현할 수 있다. 본 논문에서는 단순한 조합논리나 순차논리 회로의 동작을 넘어서, 임의의 3비트 논리회로 동작을 모두 수행할 수 있는 자기논리 회로를 제안한다. 이를 위해 3비트 논리회로 중에서 최대의 복잡성을 갖는 논리회로를 MTJ 소자를 사용하여 설계하였고, 그 동작을 이전 논문에서 제안된 바 있는 macro-model을 보완 적용하여 검증하였다. 제안된 회로는 3비트로 구현할 수 있는 가장 복잡한 논리회로의 동작을 수행할 뿐만 아니라, 전류구동회로의 게이트 신호들을 변화시킴으로써 임의의 3비트 논리 회로의 동작을 모두 수행하는 것이 가능하다.

• 인터넷정보학회논문지
• /
• 제9권3호
• /
• pp.43-50
• /
• 2008

RFID 보안에 있어서 인증암호기법은 태그 정보 보호에 있어서 중요한 요소기술이다. 그러나 인증 암호 기법을 RFID 시스템의 제한적인 컴퓨팅환경에서 구현하는 것은 쉬운 문제가 아니다. 제한적인 컴퓨팅환경은 곧 보안을 구현하기 위한 메모리의 크기제한, 보안기법의 구현상의 복잡성과 전원공급의 제한 등의 문제를 의미한다. 본 논문에서는 EC(Elliptic Curves)의 X-좌표값과 스칼라 연산을 이용한 새로운 인증 암호 기법을 제안하였다. 제안 기법에서 타원곡선의 논리합과 논리곱 연산을 통해 보안 능력을 향상하여 악의적인 공격으로부터 개인정보를 보호할 수 있다.

• 한국멀티미디어학회논문지
• /
• 제6권7호
• /
• pp.1169-1177
• /
• 2003

블록화 현상이란 입력 영상에 대해 매우 낮은 비트율로 블록 기반 부호화 방식을 수행할 때 복원 영상에서 나타나는 블록 형태의 왜곡을 의미한다. 본 논문에서는 스플라인 곡선 생성 방식을 적용한 블록화 현상 감소 알고리즘에 대해 회로를 설계하고 구현하여 동작을 확인한다. 설계된 회로는 영상 데이터의 저장을 위한 메모리, 알고리즘 실행을 위한 산술/논리 연산회로, 제어 신호를 발생하는 제어 블록으로 구성된다. 산술/논리 연산회로는 처리될 화소와 블록 경계간의 거리에 따른 가중치 계산 회로와 블록 경계에서 유리 B 스플라인을 적용한 화소값 계산 회로로 이루어진다. 모의실험을 통해 본 논문에서 설계된 회로는 매우 우수한 블록화 현상 감소 기능을 갖는 것을 알 수 있다.

• 한국멀티미디어학회논문지
• /
• 제14권6호
• /
• pp.759-765
• /
• 2011

본 논문에서는 소프트웨어로 구현하기 쉽고 안전하면서 빠른 모바일 단말용 고속 스트림 암호 MS64를 제안한다. 제안한 알고리즘은 연산 속도가 빠른 213비트 산술 쉬프트 레지스터 (ASR)을 이용하여 이진 수열을 생성하며, 비선형 변환에서는 워드별 간결한 논리연산으로 64비트 스트림 암호를 출력한다. MS64는 128비트 키를 지원하고 현대 암호 알고리즘이 필요로 하는 안전성을 만족한다. 시뮬레이션 결과 MS64는 32비트 암호인 SSC2에 비교하여 메모리 사용량도 적고 수행 속도도 빨라 고속의 암호처리가 필요한 모바일 단말에 적합하다.