• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06a
• /
• pp.388-390
• /
• 2011

가상 네트워크는 가상 머신을 가상 링크로 연결해서 구성된다. 가상 링크는 하나의 물리적 채널을 여러개의 논리적 채널로 분할해서 사용할 수도 있고, 이와는 반대로 다수의 물리적 채널을 하나의 논리적 채널로 통합하여 사용할 수도 있다. 본 논문에서는 기존의 채널 본딩을 발전시킨 가상 네트워크를 위한 채널 본딩 기술을 제안한다. 기존의 채널 본딩 기술은 동일한 하드웨어, 동일한 네트워크 대역폭의 제한이 있는 반면 가상 네트워크를 위한 채널 본딩 기술은 하드웨어, 대역폭의 제한을 두지 않고 다양한 하드웨어와 대역폭을 지원할수 있도록 하였다. 이는 가상 머신간에 네트워크 대역폭을 나눠서 사용함으로 인해 가상 머신 위에서 다수의 네트워크 인터페이스가 동일한 대역폭을 지원받는 것이 어렵기 때문이다. 가상 네트워크를 위한 채널 본딩 기술의 성능을 측정하여 본딩된 채널만큼 성능이 향상됨을 알 수 있다.

• Journal of KIISE:Databases
• /
• v.30 no.3
• /
• pp.237-251
• /
• 2003

In this paper, we propose a video retrieval system to search logical structure and semantic contents of video data efficiently. The proposed system employs a layered modelling method that orBanifes video data in raw data layer, content layer and key frame layer. The layered modelling of the proposed system represents logical structures and semantic contents of video data in content layer. Also, the proposed system supports various types of searches such as text search, visual feature based similarity search, spatio-temporal relationship based similarity search and semantic contents search.

• Journal of KIISE:Computer Systems and Theory
• /
• v.26 no.2
• /
• pp.155-163
• /
• 1999

방송통신 프로토콜은 메시지들의 순서가 바뀌거나 메시지 손실이 발생하는 문제점을 갖는 비신뢰 통신 프로토콜이다. 아메바 시스템에서 사용하는 순차적 기반 방송통신 프로토콜은 신뢰성 있고 전송되는 모든 메시지들의 순서를 일정하게 유지할 수 있는 통신 방법중의 하나이다. 비록 아메바 시스템에서는 순차기의 고장이 발생하였을 경우 선출알고리즘을 사용하여 대처하지만, 대부분의 순차기기반 방송통신 프로토콜들은 단일 노드 고장이라는 한가지 단점을 가지고 있다. 이 단점은 순차기 고장으로 인해 전체 시스템에서의 방송통신을 사용할 수 없는 매우 치명적인 현상이 발생한다. 본 논문에서는 전송되는 모든 메시지들의 순서를 일정하게 유지하면서 순차기의 작업량을 줄이는 고장감내 방송통신 프로토콜 알고리즘을 제안한다. 제안된 알고리즘에서는 다수의 순차기를 사용하고 손실된 메시지를 재전송하기 위한 논리적 노드인 기록노드를 사용한다. 또한 순차기노드의 고장을 검출하기 위하여 순차기들간의 논리적 리스트를 구성한다. 제안된 알고리즘의 성능을 측정하기 위하여 시뮬레이션 하였고 실제 유닉스를 기반으로 하는 랜에서 실험했다. 시뮬레이션결과, 제안된 알고리즘은 기존의 순차기기반 알고리즘보다 빠르고, 고장감내 성격을 갖고 있음을 알 수있다.

• Proceedings of the KIEE Conference
• /
• 2006.07a
• /
• pp.27-28
• /
• 2006

최근 변전소 자동화 시스템에서 가장 큰 관심사는 종래의 인간의 개입을 최소화 할 수 있는 통합화, 자동화, 원격 감시화이다. 즉 변전소를 구성하는 장비들은 서로 다른 구조와 통신방식에서 벗어나 IEC61850 표준규격에서 제안하는 객체 모델링 및 통신프로토콜을 이용한 마이크로프로세서 기반의 IED를 개발하여 상호운용성을 확보하는 것이다. 본 연구에서는 IEC61850기반의 간단한 과전류 계전 IED(OCR)를 개발하고 그 구현방법을 설명하였다. 구현을 위해 상용보드인 MVME5100에 실시간 운영체제인 VxWorks를 포팅하여 MMS(Manufacturing Message Specification), SMV(Sampled multicast value) GOOSE(Generic object oriented substation event) 통신모듈을 탑재하였고 과전류 계전 요소들을 논리장치 및 논리노드로 구현하였다. 또한 전력계통 시뮬레이터인 Hypersim을 이용하여 IEC61850기반의 리클로저, 액츄에이터, 병합장치를 구현하고 과전류 계전 IED의 성능을 검증하였다.

• Journal of Korean Society of Transportation
• /
• v.8 no.1
• /
• pp.89-102
• /
• 1990

본 연구에서는 개별모형(disaggregate model)을 이용한 도시권의 교통수요예측 모형체계의 구축을 최종목적으로 하며, 그때 개인이 1일 중에 행하는 복수의 트립에 관한 의사결정간의 상호관계를 적절히 고려함에 의해, 되도록 개인의 교통행동을 논리적으로 설명함과 동시에 모형의 취급이 용이하도록 논리성과 실용성이 잘 조화된 모형의 구축을 시도하였다. 모형의 체계는 비취업자와 취업자 각각의 1일의 통행행태유형의 선택에 관한 2개의 Sub-model로 구성되어져 있다. 본 논문은 그 Sub-model중의 하나인 비취업자의 1일의 통행행태유형(트립발생, 각 트립의 목적지와 교통수단)의 선택에 관한 개별모형의 개발을 행한 것이다. 본 모형의 특징은 tour별 효용최대화행동가설에 기초를 두어 개인이 1일 중에 행하는 각 트립의 선택행동은 해당트립의 전후에 행해지는 트립들의 선택행동의 영향을 고려하여 의사결정을 하는 것으로 가설을 설정하여 트립간의 상호관련성을 표현하였다. 모형의 구조로서는, 모형의 취급이 보다 용이하도록 tour별 효과최대화를 트립단위의 단계형 모형으로 표현하는 nested logit model형의 수차동시효과최대화 모형을 구축하였다 실제의 도시권에 대한 실증적 검토를 행한 결과, 본 연구에서 개발한 별개모형의 유효성이 확인되었다.

• ETRI Journal
• /
• v.14 no.4
• /
• pp.125-136
• /
• 1992

일반적으로 사람이 패턴인식을 하는 데 있어서 여러 단계의 과정을 거쳐 인식함이 알려져 있다. 이와 같은 사람의 패턴인식 메카니즘(mechanism)을 모방하여 각 단계에 해당하는 기능을 수행하는 시스팀의 구성은 계층구조를 가짐은 물론 각각의 계층의 지식 또한 모듈화 되어야 한다. 특히 계층간의 지식이 상호작용을 통하여 지식이 처리되어야 할 것이다. 본 연구에서는 기존의 패턴인식 모델이 가지고 있는 문제점을 해결하기 위하여 인간의 패턴 인식 메카니즘에 대해 많이 알려진 여러가지 가설을 바탕으로 신경망 패턴인식 모델과 AI 패턴인식 모델을 융합한 새로운 IPP 모델을 제안한다. IPP 모델은 패턴을 인식할때 각 단계에서 생기는 다양성, 애매성 등을 다른 층의 지식을 사용하여 협조적으로 해결하며, 또한 인간처럼 직감적 처리와 논리적 처리를 상호협조적으로 정보를 교환하여 패턴을 인식한다. 즉, IPP 모델은 직감과 논리를 융합한 새로운 패턴인식 모델이다.

• 한국정보교육학회:학술대회논문집
• /
• 2004.01a
• /
• pp.304-314
• /
• 2004

국가적 차원에서 추진하는 영재교육의 목적은 개인의 자아실현과 더불어 국가와 사회에서 필요로 하는 고급 인재를 양성하는 데 있다. 특히, 정보화 시대를 이끌어 갈 정보영재의 발굴과 교육은 더욱 중요하다. 컴퓨터 교육 중 프로그래밍 교육은 컴퓨터 소양, 창의적 사고와 문제 해결력, 수학적 사고력, 추론 능력을 신장시키는 정보 교육의 중요한 분야임에도 불구하고 정보영재를 위한 체계적인 교육 내용이 확립되어 있지 않은 상태이다. 이에 본 논문에서는 초등정보영재를 위한 프로그레밍 언어교육의 필요성을 살펴보고 프로그래밍 교육을 위한 교육내용을 구성하였으며 논리력 향상 및 문제 해결력 중심의 비주얼 베이직 교육 시스템을 제안하였다. 본 연구의 특징은 첫째, 학습자에게 실제 프로그램을 작성할 수 있는 기회를 제공한다. 둘째, 학습한 이론을 실제 프로그램 작성에 응용할 수 있도록 한다. 셋째, 프로그램상의 오류 수정 활동과 제시된 예제의 다양한 해결 방법을 통해 문제 해결력과 논리적 사고력을 향상시킬 수 있는 프로그래밍 학습 시스템을 제공한다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.13 no.6
• /
• pp.370-479
• /
• 1988

This paper presents a microprogrammable sequential controller which realizes the sequential logic system with parallel sequences described by a GRAFCET. The proposed controller improves speed, flexibility, programming ease and the efficiency of controlled system by paralle sequencing capability. It is especially designed for complex high speed sequential contollers requiring large I/O capabilities, such as industrial process controller or power electronic conversion controller.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.13 no.6
• /
• pp.470-470
• /
• 1988

This paper presents a microprogrammable sequential controller which realizes the sequential logic system with parallel sequences described by a GRAFCET. The proposed controller improves speed, flexibility, programming ease and the efficiency of controlled system by paralle sequencing capability. It is especially designed for complex high speed sequential contollers requiring large I/O capabilities, such as industrial process controller or power electronic conversion controller.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.5 no.1
• /
• pp.26-28
• /
• 2004

In spite of the presence of various kind of Integrated Circuits it's not always easy to get the right part. Besides, it is hard to find a vendor for a small quantity consumers like who develop prototype applications. In this study, we've tried to get the logical signals from the PC based device we've developed that correspondents with the real ICs. It can emulate decoder ICs, multiplexers, demultiplexers and basic logic gates.