• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.510-510
• /
• 2011

Si (100) 2 인치 웨이퍼 위에 RF Magnetron Sputtering 방법으로 Ti 박막을 형성하고, 그 위에 MPCVD (Microwave Plasma Chemical Vapor Deposition) 방법을 이용하여 나노결정다이아몬드 박막을 증착하였다. 지름 3인치, 두께 1/4인치의 Ti 타겟을 사용하고, Ar 가스 유량 11 sccm, 공정 압력 $4.5{\times}10^{-3}$ Torr, RF 전력 100 W, 기판온도 $70^{\circ}C$ 조건에서 2 시간 동안 Ti 박막을 증착하여 약 $0.8{\mu}m$의 박막을 얻었다. 그 위에 공정 압력 110 Torr, 마이크로웨이브 전력 1.2 kW, Ar/$CH_4$ 가스 조성비 200/2 sccm, 기판 온도 $600^{\circ}C$의 조건에서 기판에 -150 V의 DC 바이어스 전압 인가 여부를 변수로 하고, 증착 시간을 변화시켜 나노결정다이아몬드 박막을 제작하였다. FE-SEM과 AFM을 이용하여 다이아몬드 입자의 크기와 다이아몬드 박막의 두께, 표면 거칠기 등을 측정하였고, Raman spectroscopy와 XRD를 이용하여 다이아몬드 결정성을 확인하였다. 바이어스를 인가하지 않았을 경우 증착 시간이 증가할수록 다이아몬드 입자의 평균 크기가 증가하며 입자들이 차지하는 면적이 증가하는 것을 확인하였다. 그러나 2시간이 경과해도 아직 완전한 박막은 형성되지 못하고 약 4시간 이상 증착 시 완전한 박막을 이루는 것이 확인되었다. 이에 비해서 바이어스 전압을 인가할 경우 1시간 내에 완전한 박막을 이루는 것을 확인하였다. 표면 거칠기는 바이어스를 인가한 경우가 그렇지 않은 경우에 비해서 조금 높은 것으로 나타났다. 이러한 바이어스 효과는 표면에서의 핵생성 밀도 증가와 재핵생성 속도 증가에 기인하는 것으로 해석된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.145-145
• /
• 2010

반도체 소자의 크기가 수십 나노미터 영역으로 줄어들면서, 메모리 소자 또한 미세화를 위해 새로운 기술을 요구하고 있다. 1T DRAM은 하나의 트랜지스터와 하나의 캐패시터 구조를 가진 기존의 DRAM과 달리, 캐패시터 영역을 없애고 하나의 트랜지스터만으로 동작하기 때문에 복잡한 공정과정을 줄일 수 있으며 소자집적화에도 용이하다. 또한 SOI (Silicon-On-Insulator) 기판을 사용함으로써 단채널효과와 누설전류를 감소시키고, 소비전력이 적다는 이점을 가지고 있다. 1T DRAM은 floating body effect에 의해 상부실리콘의 중성영역에 축적된 정공을 이용하여 정보를 저장하게 된다. floating body effect를 발생시키기 위해 본 연구에서는 SOI 기판을 사용한 MOSFET을 사용하였는데, SOI 기판은 불순물 도핑농도에 따라 상부실리콘의 공핍층 두께가 결정된다. 실제로 불순물을 $10^{15}cm^{-3}$ 정도 도핑을 하게 되면 완전공핍된 SOI 구조가 된다. 이는 subthreshold swing값이 작고 저전압, 저전력용 회로에 적합한 특성을 보이기 때문에 부분공핍된 SOI 구조보다 우수한 특성을 가진다. 하지만, 상부실리콘의 중성영역이 완전히 공핍되어 정공이 축적될 공간이 존재하지 않게 된다. 이를 해결하기 위해 기판에 전압을 인가 후 kink effect를 확인하여, 메모리 소자로서의 구동 가능성을 알아보았다. 본 연구에서는 상부실리콘의 두께가 감소함에 따라 1T DRAM의 메모리 특성변화를 관찰하고자, TMAH (Tetramethy Ammonuim Hydroxide) 용액을 이용한 습식식각을 통해 상부실리콘의 두께가 각기 다른 소자를 제작하였다. 제작된 소자는 66 mv/dec의 우수한 subthreshold swing 값을 나타내며 빠른 스위칭 특성을 보였다. 또한 kink effect가 발생하는 최적의 조건을 찾고, 상부실리콘의 두께가 메모리 소자의 쓰기/소거 동작의 경향성에 미치는 영향을 평가하였다.

• 인포메이션 디스플레이
• /
• 제7권5호
• /
• pp.24-29
• /
• 2006

화학기상증착법을 이용하여 이중 게이트 구조에 탄소나노튜브를 직접 성장시켰으며, 제작된 FEA는 91%의 픽셀간 균일도, 스캔 전압 70V 미만, 데이터 전압 30V 미만을 실현하였다. 또한 0.699mm pixel ptich의 동영상 이미지 구현을 시연하였다.

• 한국결정성장학회지
• /
• 제7권2호
• /
• pp.207-215
• /
• 1997

Ionized Cluster Beam Deposition(ICBD)방법을 이용하여 Si(100)기판과 TiN(60 nm)/Si(100)기판위에 Al 박막을 증착하였다. 증착된 Al 박막의 증착특성은 $\alpha$-step, four-point-probe, XRD, SEM, AES 측정장치를 가지고 조사해 보았다. 도가니 온도가 증가함에 따라 Al 박막의 증착속도는 증가하였고 비저항 값은 감소하였다. 도가니 온도가 $1800^{\circ}C$인 경우 가속전압이 증가함에 따라 연속적이며 평평한 박막이 형성되고 비저항이 감소되었다. 최소의 비저항 값은 Si 기판에서는 가속전압이 4 kV일 때 3.4 $\mu \Omega \textrm {cm}$, TiN 기판에서는 가속전압이 2kV일 때 3.6 $\mu \Omega \textrm {cm}$. AES 분석결과 형성된 박막내에서는 불순물이 존재하지 않는 것을 알 수 있었다. 따라서 Al 박막의 비저항은 박막충의 미세구조에 의해 영향을 받는다.

• 한국진공학회지
• /
• 제13권4호
• /
• pp.150-156
• /
• 2004

Si(100) 기판 위에 RF UBM 스퍼터링 (Unbalanced Magnetron Sputtering) 방법을 이용하여 BN 박막을 증착하였다. 이온 충돌 에너지에 영향을 주는 증착 압력과 기판 바이어스 전압을 변화시켜, 증착된 BN박막의 미세구조와 압축응력의 변화를 살펴보았다. 높은 증착 압력에서는 hBN laminate의 정렬도가 기판 바이어스 전압이 증가함에 따라 선형적으로 증가한 반면, 낮은 증착 압력에서는 낮은 기판 바이어스 전압에서 hBN laminate의 정렬도가 높게 나타났다. hBN 박막의 응력 변화와 표면 형상은 hBN laminate의 정렬도와 밀접한 관계가 있는 것으로 관찰되었는데, 이의 적절한 조절에 의해 압축응력의 증가 없이도 hBN 박막 위에 cBN 상의 핵 형성이 일어날 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.439-439
• /
• 2012

ZnO 나노로드는 큰 밴드갭 에너지(~3.37 eV)와 60 meV의 높은 엑시톤 결합 에너지(exciton binding energy)를 갖고 있으며, 우수한 전기적, 광학적 특성을 지닌 1차원 나노구조의 금속산화물로서 태양전지 및 광전소자 널리 응용되고 있다. 이러한 ZnO 나노로드를 성장하는 방법 중에 전기화학증착법(electrochemical deposition method)은 전도성 물질위에 증착된 시드층(seed layer)을 성장용액에 담그어 전압을 인가하여 만들기 때문에 기존의 수열합성법(hydrothermal method), 졸-겔 법(sol-gel method)보다 비교적 간단한 공정과정으로 저온에서 빠르게 물질을 성장시킬 수 있는 장점이 있다. 한편, 디스플레이 산업에서 ITO (indium tin oxide)는 투명 전도성 산화물(transparent conductive oxide)로써 가시광 파장영역에서 높은 투과율과 전도성을 가지며, 액정디스플레이, LED (Light emitting diode), 태양전지 등의 다양한 소자에 투명전극 재료로 쓰이고 있다. 또한 최근 ITO를 유연한 PET (polyethylene terephthalate) 기판 위에 증착은 얇고, 가볍고, 휘어지기 쉬워 휴대하기 편하기 때문에 차세대 광전자소자 응용에 가능성이 크다. 본 연구에서는 ZnO 나노로드를 ITO/PET 기판위에 전기화학증착법으로 성장하여, 구조적 및 광학적 특성을 분석하였다. 시드층을 형성하기 위해 RF 마그네트론 스퍼터를 이용하여 ~20 nm 두께의 ZnO 박막을 증착시킨 후, zinc nitrate와 hexamethylenetetramine이 포함된 수용액에 시료를 담그어 전압을 인가하였다. 용액의 농도와 인가전압을 조절하여 여러 가지 성장조건에 대한 ZnO 나노로드의 구조적, 광학적 특성을 비교하였다. 성장된 시료의 형태와 결정성을 조사하기 위해, field-emission scanning electron microscope (FE-SEM), X-ray diffraction (XRD)을 사용하였으며, UV-vis-NIS spectrophotometer, photoluminescence (PL) 측정장비를 사용하여 광학적 특성을 분석하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.832-833
• /
• 2008

초전도 한류 소자의 퀜치 특성은 인가 전압의 크기와 시간에 의존한다. 본 연구에서는 사파이어 기판 위에 박막 형태로 증착된 Au/YBCO의 퀜치 거동을 조사하기 위하여 임의 시간의 고장전류를 인가하고 이 때 발생하는 온도를 검출하여 그 특성을 조사하였다. 시험에 사용된 한류소자는 Au/YBCO/사파이어 기판으로 구성되었으며, 길이 19cm, 폭 2 cm의 stripe 형태를 갖는 초전도 박막이었다. 임계전류는 200A이며 6 주기 동안의 전압인가에 대하여 6 V/cm (상승온도 250 K 기준)의 정격전압을 보였다. 이러한 특성을 갖는 한류소자의 한류 시 온도증가를 조사하기 위하여 한류소자의 뒷면에는 은 박막을 적절한 패턴으로 증착하여 온도 센서로 사용하였으며, 이를 통하여 퀜치 거동을 파악하고자 하였다. 실험 결과, 한류 소자 양단에 250 V의 전압을 인가하고 2 ms 동안 사고 전류를 인가하였을 때, 초전도 박막의 온도는 154 K까지 증가하였으며 다시 초전도성을 회복하기까지의 시간은 약 420 ms가 소요됨을 확인할 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.1143-1144
• /
• 2015

반절연 4H-SiC 기판을 이용한 LDIMOSFET에 대해 전류 통전 영역의 길이에 따른 항복전압 및 순방향 특성을 분석하였다. 또한, 온도 변화에 따른 역방향 상태 및 벌크 트랩 유무에 따른 누설전류 특성을 분석하였다. 전류 통전 영역의 두께를 $0.2{\mu}m$로 고정시키고 농도를 $1{\times}10^{15}/cm^3{\sim}1{\times}10^{17}/cm^3$ 까지 변화하였을 때 $2{\times}10^{16}/cm^3$인 경우에 1710V로 가장 높은 항복전압을 나타내었으며, 농도가 $2{\times}10^{16}/cm^3$ 이상인 경우 항복전압은 감소하는 특성을 나타내었다. 제안한 소자의 순방향 특성에 대해서도 simulation을 통해 특성을 분석하였으며, 항복전압이 1710V인 경우 온 저항은 $0.351{\Omega}-cm^2$를 나타내었다. 또한 벌크 트랩이 있는 경우에 대해 온도 변화 및 전류 통전 영역의 길이 변화에 따른 역방향 바이어스 상태에서의 누설전류 특성 변화에 대해서도 분석하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.375-375
• /
• 2012

최근 차세대 평판 디스플레이의 응용에 많은 주목을 받고 있는 AMOLED의 경우 전류구동 방식이기 때문에 a-Si TFT 보다는 LTPS-TFT가 요구되며, 대면적 기판에서의 결정립 크기의 균일도가 매우 중요한 인자이다. 비정질 실리콘 박막 상부 혹은 하부에 도전층을 개재하고, 상기도전층에 전계를 인가하여 그것의 주울 가열에 의해 발생한 고열에 의해 비정질 실리콘 박막을 급속 고온 고상 결정화하는 방법에 관한 기술인 JIC (Joule-heating Induced Crystallization) 결정화 공정은 기판 전체를 한번에 결정화 하는 방법이다. JIC 결정화 공정에 의하여 제조된 JIC poly-Si은 결정립 크기의 균일성이 우수하며 상온에서 수 micro-second내에 결정화를 수행하는 것이 가능하고 공정적인 측면에서도 별도의 열처리 Chamber가 필요하지 않는 장점을 가지고 있다. 그러나 고온 고속 열처리 방법인 JIC 결정화 공정을 수행 하면 Arc에 의하여 시편이 파괴되는 현상이 발견되었다. 본 연구에서는 Arc현상의 원인을 파악하기 위해 전압 인가 조건 및 시편 구조 조건을 변수로 결정화실험을 진행하였다. ARC가 발생하는 Si층과 Electrode 계면을 식각 분리하여 Electrode와 Si층 사이의 계면이 형성되지 않는 조건에서 전계를 인가하는 실험을 통하여 JIC 결정화 공정 중 고온에 도달하게 되면, a-Si층이 변형되어 형성된 poly-Si층이 전도성을 띄게 되고 인가된 전압이 도전층과 Poly-Si 사이에 위치한 $SiO_2$의 절연파괴(Dielectric breakdown)전압보다 높을 경우 전압 인가 방향에 수직으로 $SiO_2$가 절연 파괴되며 면저항 형태의 전도층의 단락이 진행되며 전도층이 완전히 단락되는 순간 Arc가 발생한다는 것을 관찰 할 수 있었다. 본 실험의 연구 결과를 바탕으로 Arc 발생을 방지하는 다양한 구조의 Equi-Potential 방법이 개발되었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 하계학술대회 논문집 C
• /
• pp.1923-1925
• /
• 2003

본 논문은 유리 기판과 실리콘 기판의 양극접합과 CMP공정을 통하여 정전기력으로 구동되는 마이크로 비틀림 액추에이터를 제작하고 이 제작된 액추에이터의 성능을 개선하는 방법과 실험에 관한 것이다. 이 비틀림 액추에이터는 미소 거울로 사용하기 위해 제작하였다. 미소 거울은 영상을 정확히 반사하거나 회절 시키는 것이 목적이지만 MEMS 공정의 특성 문제로 인해 일관적인 성능을 나타내는 것이 비교적 힘들다. 따라서 이를 개선하기 위해선 구조적인 접근 보다 실제 구동될 때의 현상을 보상하는 것이 필요하다. 일정한 입력전압에 비례하는 미소 거울의 변위를 알고 이를 기준으로 하여 시스템을 구동하여야 한다. 여기서 인가되는 전압에 비례하는 변위가 정확한지 측정을 해야 하고 만약 오차가 있다면 이를 개선하여야 한다. 또한 구동 시 발생하는 overshoot 현상과 작은 떨림 현상을 줄이고 빠른 시간 내에 응답하도록 시스템을 보상하여야 한다. 본 논문에선 PID 제어기법을 사용하여 $0.5^{\circ}$의 각도로 구동할 때를 기준으로 이 때의 구동전압 200V를 인가하고 오차를 측정하여 시스템을 보상하였다.