• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.1203-1204
• /
• 2008

본 논문에서는 ICP-CVD(Inductively Coupled Plasma Chemical Vapor Deposition)를 이용해 기판을 가열하지 않고 증착한 $SiO_2$ 절연막의 플라즈마 처리 효과를 분석하였다. 플라즈마 처리를 하지 않은 $SiO_2$ 절연막의 경우 평탄화 전압이 -7.8V, 유효 전하 밀도가 $4.77{\times}10^{13}cm^2$로 열악한 특성을 보였다. 이를 개선하기 위해 헬륨 플라즈마 전처리(Pre-treatment)와 수소 플라즈마 후처리(Post-treatment)를 통해서 $SiO_2$ 절연막의 전기적인 특성을 개선하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.268-268
• /
• 2010

단일벽 탄소 나노튜브(SWCNT)는 그 뛰어난 전기적, 물리적 특성 때문에 반도체 공정에 있어서 중요한 p-type 채널 물질로 꼽히고 있다. 본 연구에서는 SWCNT를 성장하여 이를 이용한 전계효과 트랜지스터를 제작하고 또한, 부분적인 폴리머의 코팅으로 타입을 변화하는 연구를 보이고자 한다. Ferritin용액을 DI-water에 2000배 희석하여 SiO2 기판 위에 뿌린 뒤 Methanol을 이용하여 기판 표면에 촉매가 붙어있게 한다. 이 기판을 $900^{\circ}C$로 가열하여 유기물질을 제거한 뒤 화학 기상 증착(Chemical Vapor Deposition)방법으로 SWCNT를 성장하게 된다. 이렇게 성장된 SWCNT는 촉매의 농도에 비례하는 밀도를 가지게 되며 이 위에 전극을 증착하고 back-gate를 설치하여 FET를 제작한다. 메탈릭한 SWCNT는 breakdown 공정을 통하여 제거한 뒤, 전자 농도가 높은 NADH를 전체적으로 코팅을 한다. NADH는 기존의 다른 폴리머(polyethyleneimine: PEI)에 비교하여 코팅 후 전자 제공 효과가 크며 그 성질의 재현성이 높고 공기 중에서 안정성을 유지하는 능력이 있다. 이러한 NADH의 코팅으로 n-type으로의 SWCNT FET를 제작하였으며 type conversion 현상을 이용하면 국부적인 NADH의 코팅으로 homojunction-diode의 제작 등 다양한 소자의 제작에 적용될 것으로 예상한다.

• 마이크로전자및패키징학회지
• /
• 제6권4호
• /
• pp.9-14
• /
• 1999

본 논문에서는 고속 디지털 회로에서 발생하는 Simultaneous Switching Noise (SSN)를 감소하기 위한 다층 기판 구조를 제안하고 시간 영역 시간 차분법 (Finite Difference Time Domain Method)을 이용하여 그 효과를 확인하였다. 제안된 구조는 전원 평면과 접지 평면사이에 전도성 유전체를 전체 또는 부분적으로 삽입한 구조로 혼신 전압파의 크기를 각각 최대 85%, 55% 까지 줄일 수 있어 고속 고성능 디지털 시스템 구현에 효과적으로 적용될 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.131-131
• /
• 1999

비정질 카본 박막은 다이아몬드와 유사한 높은 경도, 내마모성, 윤활성, 전기절연성, 화학적 안정성, 그리고 광학적 특성을 가진 재료로서 플라즈마 CVD를 이용한 합성방법으로 제조된 박막이 주로 연구되고 있다. 본 연구에서는 마그네트론 스퍼터링을 이용하여 다양한 조건의 카본 박막을 제조하였다. 카본 박막의 제조는 이온빔이 장착된 고진공 증착 장치를 이용하였고 시편의 청정시 사용된 이온빔의 조건은 빔 전압이 500V, 빔 전류는 0.1mA/cm2로 기판 청정을 거친 후 DC 마그네트론 스퍼터링을 이용하여 흑연을 증발시켜 박막을 제조하였다. 기판과 타겟의 거리는 13cm로 고정시킨 후 타겟 전류는 1A로 유지하면서 30분간 증착하였다. 기판은 Si-wafer와 glass를 주로 사용하였으며 기판 인가전압, 아세틸렌 유량, 기판 온도등을 변화시켜가면서 각각 카본 박막을 제조하였다. 비정질 카본박막의 막은 평균 두께는 0.4~1.2$\mu\textrm{m}$이며 SEM을 이용하여 단면의 성장구조를 관찰하였다. 라만 분광분석과 FTIR 분광분석을 통하여 비정질 카본 박막의 결합특성을 조사하였고 scratch tester를 이용하여 박막의 밀찰력을 관찰하였다. 제조된 박막의 두께는 아세틸렌 가스 이용시 1$\mu\textrm{m}$ 이상의 박막의 제조가 가능하였으며 카본 박막의 라만 분광특성은 고체 탄소 물질의 S와 G-peak으로 구성되어 있으며 기판 인가전압, 아세틸렌 가스 유량 변화에 따른 peak의 위치 이동 및 FWHM의 변화를 관찰하였다. RFIR 결과는 아세틸렌 가스의 유량이 증가에 따라 C-H 결합 분포가 증가며 기판 인가 전압이 증가할수록 C-H 결합분포가 감소하는 경향이 나타냈다. 이는 이온 충돌 효과에 따라 결합력이 약한 C-H 결합이 우선적으로 파괴되는 현상으로 생각되어 진다. Scartch tester 측정 결과 박막의 밀착력은 실험조건에 따른 경샹성은 보이고 있지 않으나 10N 정도이며 60N 이상의 강한 밀착력을 가진 박막도 제조되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.215-215
• /
• 2010

평판디스플레이 산업의 성장에 따른 ITO 타겟의 수요가 급증하고 있는 것에 반해 고가의 인듐자원은 그 매장량이 매우 적어 고갈 위기에 처해 있다. 따라서 인듐을 절감하는 투명전극 연구가 활발히 진행되어 오고 있다. 본 연구에서는 IZTO($In_2O_3$:ZnO:$SnO_2$=80:10:10 wt.%)의 In량을 절감한 조성의 타겟을 제조하였다. 그리고 유리기판 위에 IZTO 박막을 펄스 DC 마그네트론 스퍼터링을 이용하여 기판의 온도를 변화시키며 증착하였다. 기판 온도의 변화는 플렉시블디스플레이 소자에 응용이 가능한 $RT{\sim}200^{\circ}C$ 범위에서 제어하였으며, 증착한 박막은 전기적, 광학적 및 구조적 특성 등을 조사하였다. 유리기판 위에 성장된 IZTO 박막은 기판의 온도가 증가함에 따라 전기적 특성이 향상되었지만 $200^{\circ}C$ 이상에서 결정화가 되어 전기적 특성이 급격히 떨어지는 것을 알 수 있었다. 기판 온도 $150^{\circ}C$에서 비저항은 $3.87{\times}10^{-4}\;({\Omega}{\cdot}cm)$로 가장 낮게 나타났고, 이동도는 $42.11(cm^{-2}/Vs)$, 캐리어 농도는 $3.82{\times}10^{20}(cm^{-3})$를 나타내어 가장 우수한 전기적 특성을 보였다. 박막의 투과율을 측정한 결과 평균 85% (400nm~800nm)이상의 우수한 광학적 특성을 보였다. 또한 이 IZTO 박막을 이용하여 OLED 소자를 제작하여 그 특성을 조사하였다. 조사 결과 IZTO 박막은 인듐 절감효과와 $150^{\circ}C$ 미만의 공정온도 확보로 플렉시블 디스플레이에 적용이 가능한 투명전극 물질로 가능성을 보여주었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.351-351
• /
• 2010

OLED(organic light emitting diode)는 액정디스플레이를 대체할 차세대 평판디스플레이로 많은 주목을 받고 있다. 현재 많이 사용되고 있는 OLED의 기판재료는 Glass기판이지만 차세대 Flexible한 display에서의 적용을 위해서는 가볍고 유연한 plastic을 기판 재료로 사용 할 것으로 보인다. 하지만 plastic이 기판재료로 된 OLED의 가장 큰 단점중의 하나가 수분과 산소에 민감하여 열화를 초래한다는 것이다. 이런 수분침투와 열화 과정으로 인해 OLED의 발광효과가 약해져 OLED의 수명과 직접적으로 연결된다. 하여 외부에서 OLED내부로 유입되는 산소, 수분으로 부터 발광재료와 전극의 산화를 방지하며 외부의 충격으로부터 소자를 보호하기 위한 봉지기술은 반드시 필요하다. 따라서 본 연구에서는, flexible한 OLED에 적용되는 금속 코팅한 막의 적층구조 및 기판의 노출온도에 따른 금속 코팅막의 수분침투 특성에 대해 MOCON의 weight gain test (WGT)를 통해 barrier layer에 대해 평가하고 이에 대한 mechanism을 확립하는데 그 목적이 있다. 금속을 코팅한 막은 OLED의 cathode와 anode 재료로 많이 사용되는 Al과 ITO를 sputter장비를 이용해 single layer와 double-layer의 두 가지 구조로 PET기판에 증착하였다. 증착한 Al막의 두께는 각각 50 nm, 100 nm, 200 nm, 400 nm 등 4가지로 하였다. double-layer의 경우에는 총 두께를 절반씩 기판의 양쪽에 증착하였다. 적층구조에 따른 수분침투 특성 평가 결과로 보면 같은 두께일 때 double-layer는 single layer에 비해서 모든 시편에서 수분의 투습율이 낮음으로써 더 좋은 수분침투의 barrier 특성을 나타내었다. 특히 100 nm이상인 경우 투습율은 예상한 값보다 50%이상 낮게 나타났다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.300-300
• /
• 2012

본 연구에서는 음극 아크 방전을 이용하여 빗각 증착으로 단층 또는 다층 구조를 갖는 TiN 코팅층을 제작하여 미세구조 변화가 코팅층 물성에 미치는 영향을 확인하였다. TiN 박막은 아크 소스에 장착된 99.5%의 Ti 타겟을 사용하여 아르곤과 질소 가스의 혼합가스 분위기에서 기판으로 사용된 스테인레스 강판 위에 코팅하였다. 기판과 타겟 간의 거리는 30 cm이며, 기판은 알코올과 아세톤으로 초음파 세척을 실시한 후 진공챔버에 장착하고 ${\sim}10^{-6}$Torr가지 진공배기를 실시하였다. 진공챔버가 기본 압력까지 배기되면 아르곤 가스를 주입하고 아크 소스에 약 70A의 전류를 인가하여 아크를 발생시키고 기판 홀더에 약 -400 V의 직류전압을 인가하여 약 5분간 청정을 실시 하였다. 기판의 청정이 끝나면 기판에 인가된 전압을 차단하고 질소 가스를 진공챔버에 주입하여 TiN을 코팅하였다. 빗각 증착을 위한 기판의 회전각은 $45^{\circ}$와 $-45^{\circ}$이며, TiN 박막의 총 두께는 약 $3{\mu}m$로 동일하게 유지하였다. 빗각 증착으로 TiN을 코팅하면 기울어진 주상정 구조를 갖는 박막이 제조되는 것을 확인할 수 있었다. 빗각 증착을 실시하는 중에 기판 홀더에 약 -100 V의 전압을 인가하면 빗각 효과가 사라지며 기판에 수직한 주상정이 성장한다는 사실을 확인하였다. $45^{\circ}$의 빗각으로 코팅한 단층 TiN 박막은 $0^{\circ}$로 코팅한 박막보다 경도가 감소하는 경향을 보였으나 $45^{\circ}$와 $-45^{\circ}$로 번갈아 코팅한 다층 TiN 박막은 zigzag 구조가 관찰되었으며 $0^{\circ}$로 코팅한 단층 TiN 박막보다 경도가 증가하는 경향을 보였다. 빗각으로 zigzag 구조의 다층 TiN 박막을 코팅하는 공정에서 최상층이 코팅될 때 기판 홀더에 전압을 인가해서 기판에 수직한 코팅층을 형성하면 가장 높은 경도 증가를 보였다. 본 연구에서 얻어진 결과를 이용하여 다양한 형태의 박막 구조 제어가 가능하고 이러한 미세구조 제어를 통해서 박막의 물성도 제어가 가능할 것으로 판단된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.103-103
• /
• 1999

CeO2 는 cubic 구조의 일종인 CeF2 구조를 가지며 격자 상수가 0.541nm로 Si의 격자 상수 0.543nm와 거의 비슷하여 Si과의 부정합도가 0.35%에 불과하여 CeO2를 Si 기판 위에 에피택셜하게 성장시킬 수 있는 가능성이 크다. 따라서 SOI(Silicon-On-Insulator) 구조의 실현을 위하여 Si 기판위에 CeO2를 에피택셜하게 성장시키려는 많은 노력이 있었다. 또한 CeO2 는 열 적으로 대단히 안정된 물질로서 금속/강유전체/반도체 전계효과 트랜지스터(MFSFET : metal-ferroelectric-semiconductor field effect transistor)에서 ferroelectric 박막과 Si 기판사이에 완충층으로 사용되어 강유전체의 구성 원자와 Si 원자들간의 상호 확산을 방지함으로써 경계면의 특성을 향상시기키 위해 사용된다. e-beam evaporation와 laser ablation에 의한 Si 기판 위의 CeO2 격자 성장에 관한 많은 보고서가 있다. 이 방법들은 대규모 생산 공정에서 사용하기 어려운 반면 RF-magnetron sputtering은 대규모 반도체 공정에 널리 쓰인다. Sputtering에 의한 Si 기판위의 CeO2 막의 성장에 관한 보고서의 수는 매우 적다. 이 논문에서는 Ce target을 사용한 reactive rf-magnetron sputtering에 의해 Si(100) 과 Si(111) 기판위에 성장된 CeO2 의 구조 및 전기적 특성을 보고하고자 한다. 주요한 증착 변수인 증착 power와 증착온도, Seed Layer Time이 성장막의 결정성에 미치는 영향을 XRD(X-Ray Diffractometry) 분석과 TED(Transmission Electron Diffration) 분석에 의해 연구하였고 CeO2 /Si 구조의 C-V(capacitance-voltage)특성을 분석함으로써 증차된 CeO2 막과 실리콘 기판과의 계면 특성을 연구하였다. CeO2 와 Si 사이의 계면을 TEM 측정에 의해 분석하였고, Ce와 O의 화학적 조성비를 RBS에 의해 측정하였다. Si(100) 기판위에 증착된 CeO2 는 $600^{\circ}C$ 낮은 증착률에서 seed layer를 하지 않은 조건에서 CeO2 (200) 방향으로 우선 성장하였으며, Si(111) 기판 위의 CeO2 박막은 40$0^{\circ}C$ 높은 증착률에서 seed layer를 2분이상 한 조건에서 CeO2 (111) 방향으로 우선 성장하였다. TEM 분석에서 CeO2 와 Si 기판사이에서 계면에서 얇은 SiO2층이 형성되었으며, TED 분석은 Si(100) 과 Si(111) 위에 증착한 CeO2 박막이 각각 우선 방향성을 가진 다결정임을 보여주었다. C-V 곡선에서 나타난 Hysteresis는 CeO2 박막과 Si 사이의 결함때문이라고 사료된다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2010년도 춘계학술대회 초록집
• /
• pp.74.1-74.1
• /
• 2010

단결정 실리콘 태양전지 공정에서 이방성 습식 식각 용액을 이용하여 기판 표면에 피라미드 구조를 형성하는 것을 텍스쳐링이라고 한다. 실리콘 기판의 표면을 식각하여 요철구조를 만들어줌으로써 셀 내부로 입사되는 광량을 증가시켜 태양전지의 단락 전류 및 효율 향상 효과를 얻을 수 있다. 일반적인 태양전지 공정에서는 요철구조를 형성할 시 따로 마스크를 사용하지 않으며, 태양전지 급 웨이퍼를 절삭손상층 식각 한 후, 강염기성 용액과 알코올의 혼합용액에 담가서 이방성 식각을 실시하여 요철 구조를 형성한다. 본 연구는 기존의 텍스쳐링 공정에서 사용되는 대표적인 용액인 수산화칼륨(potassium hydroxide, KOH)과 알코올의 혼합용액과 사메틸수산화암모늄(Tetramethylammonium Hydroxide, TMAH)과 알코올의 혼합용액에 Triton X-100 계면활성제를 각각 첨가하여 실험을 진행하였다. 식각된 태양전지용 실리콘 기판의 표면은 주사전자현미경(Scanning Electron Microscope)을 통하여 관찰하였고, 분광광도계(UV/VIS/NIR Spectrophotometer)로 반사도 값을 측정하여 기판의 특성을 평가하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.92-92
• /
• 2009

본 논문에서는 strained Silicon-on-Insulator (sSOI) 기판에 제작된 triple-gate MOSFETs 의 이동도와 단채널 효과에 대하여 분석 하였다. Strained 실리콘에 제작된 소자는 전류의 방향이 <110> 밤항일 경우 전자의 이동도는 증가하나 정공의 이동도는 오히려 감소하는 문제점이 있다. 이를 극복하기 위하여 소자에서 전류의 방향이 <110>방향에서 45 도 회전된 <100> 방향으로 흐르게 제작하였다. Strain이 가해지지 않은 기판에 제작된 동일한 구조의 소자와 비교하여 sSOI 에 제작된 소자에서 전자의 이동도는 약 40% 정공의 이동도는 약 50% 증가하였다. 채널 길이가 100 nm 내외로 감소함에 따라 나타나는 drain induced barrier lowering (DIBL) 현상, subthreshold slope (SS)의 증가 현상에서 sSOI에 제작된 소자가 상대적으로 우수한 특성을 보였으며 off-current leakage ($I_{off}$) 특성도 sSOI기판이 더 우수한 특성을 보였다.