• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (A)
• /
• pp.275-277
• /
• 2003

본 논문에서는 GF(2$^{m}$ )상에서 비트 직렬 Linear Feedback Shift Register (LFSR) 구조와 비트 병렬 셀룰라 오토마타(Cellular Automata, CA)구조를 혼합한 새로운 하이브리드(Hybrid) 형식의 A$B^2$곱셈기를 제안한다. 본 논문에서 제안한 곱셈기는 제곱연산을 위해 구조적으로 가장 간단한 비트 직렬 구조를 이용하고, 곱셈연산을 위해 시간 지연이 적은 비트 병렬 구조를 이용한다. 제안된 구조는 LFSR의 구조적인 특징과 Periodic Boundary CA (PBCA)의 특성, 그리고 All One Polynomial (AOP)의 특성을 조화시킴으로써 기존의 구조에 비하여 정규성을 높이고 지연 시간을 줄일 수 있는 구조이다. 제안된 곱셈기는 공개키 암호화의 핵심이 되는 지수기의 구현을 위한 효율적인 기본구조로 사용될 것으로 기대된다.

• 한국터널지하공간학회 논문집
• /
• 제14권3호
• /
• pp.277-292
• /
• 2012

본 논문에서는 쉴드 TBM 커터비트의 절삭력 평가를 위한 기초적 연구를 실시하였다. 기존 커터비트 절삭력 분석을 위한 여러 이론식이 존재하지만 기존이론식은 실제 커터비트 절삭력과 차이를 보인다. 따라서 실제 커터비트의 절삭력을 분석하기위하여 축소모형실험을 실시하였으며, 축소모형시험에서 얻은 결과는 기존 이론식과 비교 분석하였다. 이 연구로부터 얻은 결과는 TBM 커터헤드 설계에 있어 기본적으로 매우 필수적인 자료로 활용될 것이라 판단된다.

• 한국컴퓨터정보학회논문지
• /
• 제10권2호
• /
• pp.39-47
• /
• 2005

본 논문에서는 전송되는 메시지의 무결성과 출처 인증을 위해 광범위하게 사용되는 메시지 인증 코드 (Message Authentication Code :MAC) 알고리즘을 제안하고 안전성을 분석한다. 제안된 MAC 알고리즘은 기본 블록 암호로 64-비트 블록과 56-비트 키를 가진 64비트 블록 암호 알고리즘을 이용하여 MAC 값의 길이를 64-비트와 32-비트를 사용하였을 경우의 안전성을 비교한다. 또한, 128-비트 블록과 128-비트 키를 가진 128비트 블록 암호 알고리즘을 이용하여, MAC 값의 길이를 128비트와 64-비트를 사용하였을 경우의 안전성을 비교한다 그래서 메시지의 길이와 MAC값의 길이에 따른 위장 공격의 안전성을 분석한다.

• 한국통신학회논문지
• /
• 제23권8호
• /
• pp.2032-2041
• /
• 1998

비트할당 문제는 영상을 손실 부호화 하는데 있어서 가장 기본적인 것으로, 최대 허용 비트량을 초과하지 않으면서도 복원 영상의 발생 왜곡정도를 최소화 하는 것올 목적으로 하는 것이다. 이러한 비트할당 문제의 최적해를 구하는데 있어서 기존의 최적 비트할당 방법들은 동적 프로그래밍(dynamic programming) 방식에 근간하기 때문에 영상의 수가 증가하거나 움직임 보상을 이용하는 동영상 부호화의 정우에는 해를 구하기 위해서는, 그 방식이 요구하는 계산량과 메포리양이 너무 많아 최적해를 구하는데 있어서 그 한계가 있다. 본 논문에서는 기존의 최적 비트할당 방법들이 지니는 문제점들을 해결하기 위하여 '버트할당 문제의 분할' 과 '2단계 최적화 방법'을 이용하여 기존의 최적 비트할당 방법들에 비해 적은 계산량과 메모리를 요구하면서도 최적 비트할당 결과를 얻을 수 있는 방법 을 제안한다. 또한 제안한 방식을 효과적으로 근사화 할 수 있는 방법에 대해서도 제안한다. 최적 비트할당 결과는 영상 부호화 시스템의 분석, 복원화질의 최고치 파악, 효과적인 근사화 방법의 개발등에 효과적으로 이용될 수 있다. 따라서 본 논문에서 제안하는 방법은 비트할당에 관련된 분야에 효과적으로 이용될 수 있으리라 기대된다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 가을 학술발표논문집 Vol.31 No.2 (1)
• /
• pp.715-717
• /
• 2004

컴퓨터 상에서 집합, 트리, 그래프 등의 이산 객체(discrete object)는 메모리 주소와 같은 정수 값으로 표현되어 왔다. Succinct 표현(succinct representation)은 이산 객체를 이진화 하여 표현하는 방법으로, 정수 값으로 표현된 이산객체보다 적은 공간에 저장된다. Succinct 표현의 데이터는 이산 객체의 개별적 저장 위치를 파악하기 위해서rank와 select함수가 기본적으로 필요하다. rant와 select함수를 MBRAM 모델 상에서 O(1)시간에 계산하는 알고리즘이 제시되었다. MBRAM 모델은 비트연산을 unit cost로 수행하는 모델이다. 그러나 범용 컴퓨터는 바이트 단위의 기본 명령어를 제공하므로 비트연산을 unit cost에 수행할 수 없다. 본 논문은 범용 컴퓨터에서 효율적으로 rank함수를 구현하는 방법을 제시한다. rank함수의 효율적인 구현은 FM-index 등의 패턴 검색에 유용하다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 1997년도 종합학술발표회논문집
• /
• pp.332-341
• /
• 1997

본 논문에서는 여러 난수열 발생기들의 안전성 평가를 위한 새로운 통계적 검정법을 소개한다. 검정에서 구현된 기본 개념은 다음 비트 검정 이론을 바탕으로 하였으며 전체 스트링과 스트링의 일부분에 관한 확률적 통계치가 주어진다면 이를 이용하여 추측할 수 있는 다음 비트들에 관한 정보를 얻을 수 있게 된다는 점을 이용하였다. 본 검정에서는 난수 발생기의 랜덤성 평가시 입력되는 스트링 크기의 크고 작음에 관계없이 모든 임의 길이의 스트링에 적용될 수 있도록 하였으며 이는 난수 발생기를 이용한 암호 시스템의 안전성 평가에 있어서 매우 유용하게 사용될 수 있을 것이다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 1998년도 춘계학술발표논문집
• /
• pp.222-227
• /
• 1998

본 논문에서는 이진난수발생기들의 안전성 평가를 위한 새로운 통계적 검정을 소개한다. 검정에서 구현된 기본개념은 이진난수열이 랜덤하지 않다면 다음 발생 비트를 예측할 확률이 편향된다는 다음 비트 검정이론에 바탕을 둔다. 본 검정은 이진난수열이 아닌 임의의 d진 난수열의 안전성 검정에도 유용하게 적용될 수 있으므로 난수발생기를 이용하여 설계된 스트림 암호 시스템의 안전성 평가에 평가 측도로서 사용될 수 있다. 또한 컴퓨터 시뮬레이션을 통해 몇몇 난수발생기에 검정을 적용함으로써 검정법이 타당함을 보인다.

• 한국통신학회논문지
• /
• 제12권4호
• /
• pp.365-372
• /
• 1987

본 논문에서는 시간영역(time domain)에서 주파수안정도의 정밀정확한 측정방법중의 하나인 비트주파수방법을 이용한 주파수 안정도 측정시스템의 기본이론과 구성에 관한 사항을 다루었으며 실제 구성한 시스템의 특성을 조사하고 분석하였다.

• 한국조명전기설비학회지:조명전기설비
• /
• 제8권6호
• /
• pp.50-55
• /
• 1994

본 논문에서는 배전계통에서의 통신 환경을 고려하여 개발 사양을 설계하였으며 이러한 기본적인 통신사양을 근거로 배전계통 자동화를 위한 통신제어 시스템을 설계 제작하였다. 그리고, 통신제어 시스템의 성능을 vd가하기 위해서 특성시험을 실시한 결과 모뎀의 비트 찌그러짐은 3.6[%]를 나타냈으며 비트 오차율은 약 1$\times$10-6으로써 통신 신뢰도가 양호한 시스템임을 확인할 수 있었다.

• 전자공학회논문지
• /
• 제49권12호
• /
• pp.201-208
• /
• 2012

본 논문에서는 실시간 동영상 부호화를 위한 효과적인 비트율 제어 방법을 제안하고 하드웨어로 구현한다. 제안하는 비트율 제어는 각 기본유닛 마다 R-D 파라미터 갱신에 의해 많은 연산 처리를 필요로 하는 이차원 R-D 모델을 사용하지 않고, 프레임의 평균 복잡도 가중치를 이용한 Qstep 결정 모델을 사용함으로써 연산량을 감소시킨다. 또한 적은 연산량과 빠른 MAD 예측을 위해 부호화된 기본유닛을 기반으로 영상의 공간적 및 시간적 상관관계를 이용하여 MAD를 예측한다. 제안하는 비트율 제어는 프레임 레벨 MAD 예측과 매크로블록 레벨 MAD 예측, GOP 비트 할당, 프레임 비트 할당, 가상버퍼, Qstep 결정 모델, 비트율 제어 파라미터 갱신, QP 결정 모듈을 포함하며 총 8개의 모듈로 구성된다. 비트율 제어 하드웨어는 Verilog-HDL을 이용하여 설계하였으며, Synopsys사의 Design Compiler를 이용하여 UMC 공정 $0.18{\mu}m$ 셀 라이브러리로 합성한 결과, 최대 동작 주파수는 108 MHz이고, 게이트 수는 19.1k이다. 실험 결과로부터 제안한 구조는 기존 구조 보다 게이트 수가 85% 감소하였고, 매크로블럭 당 QP를 결정하는데 평균 220 사이클 수가 소요되어 기존 구조보다 64% 단축됨을 확인하였다.