• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2009.05a
• /
• pp.153-153
• /
• 2009

첨가제를 사용한 피로인산구리 도금욕에서 마그네슘 합금상에 직접 구리도금을 실시하였다. 피로인산구리 도금욕에서 첨가제가 마그네슘 합금 도재에 미치는 영향에 대하여 연구하였다. 연구에 따른 첨가제를 포함하는 피로인산구리 도금욕에서 구리도금층의 적합성을 확인하기 위하여 기존의 마그네슘 모재에 구리를 도금하기 위한 방법인 징케이트 처리 후 시안구리도금욕에서 구리도금하는 방법과 비교 고찰 하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.261-261
• /
• 2012

반도체 공정에서 단위소자의 고속화를 구현하기 위한 금속배선공정에 사용되는 금속재료가 최근에 Al에서 구리로 전환됨에 따라, 향후에는 모든 디바이스가 구리를 주요 배선재료로 사용할 것으로 예측되고 있다. 이러한 구리 배선재료의 도입은 미세화와 박막화라는 관점에서 습식 방법임에도 불구하고 전기도금 방법이 반도체 구리 배선공정에 적용되는 획기적인 변화를 이끌어냈다. 이에 전기도금 방법으로 생산된 구리박막에 대한 요구사항이 증가되고 있다. 전기도금으로 구리박막을 성장시킴에 있어 도금 전해액, 유기첨가제, Anode 물질의 변화는 전착된 구리 박막의 미세구조 및 화학적 구조와 전착률, 비저항 등의 물리적 전기적 특성을 다양하게 변화시킬 수 있다. 본 연구에서는 Anode 물질 변화에 따라 Anode 표면에 형성된 불순물막(Passivation layer) 및 전착된 구리박막의 특성을 조사하였다. Anode는 soluble type과 insoluble type으로 나누어 실험을 진행하였다. Anode 물질 변화에 따른, 구리 박막의 물리적 특성을 조사하기 위하여 XPS (X-ray Photoelectron Spectroscopy)로 화학조성 및 불순물에 대해 분석하였다. 그리고 FE-SEM (Field Emission Scanning Electron Microscope)를 이용하여 전착박막의 두께를 조사 하고 AFM (Atomic Force Microscope)을 이용하여 표면 거칠기를 측정하였다. 또한 전기적 특성을 조사하기 위해 4-point probe를 사용하여 구리 전착박막의 표면저항(sheet resistance)을 측정하였다.

• Journal of the Korean Magnetics Society
• /
• v.15 no.3
• /
• pp.198-201
• /
• 2005

We investigated the effects of organic additives on the properties of nickel-copper thin films prepared by electroplating. Compared with thin films fabricated by pure electrolyte only, the films utilizing organic additives show different crystalline orientations. With no alteration of plating conditions simply adding the organic materials changed the composition of copper and nickel. The concentration of nickel could be varied to $65-95\%$ depending on the species and concentration of the additives. The change of material property has contributed to the increase or decrease of the magnetoresistance.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.281-281
• /
• 2013

본 연구에서는 고출력 금속 인쇄회로기판(Metal PCB) 개발을 위해 절연층으로 양극산화막을 형성하고 이 절연층 위에 Screen Printing 법을 이용하여 Ag paste를 패턴 인쇄한 알루미늄 기판을 사용하였다. 이 기판 위에 무전해 방식으로 구리 박막을 성장시켜, 무전해 도금 조건이 구리 박막 성장에 미치는 영향에 대해 연구하였다. 무전해 도금 시, pH 농도와 plating 온도를 변화시켜 이 변화에 따른 무전해 구리도금 박막의 물리적/전기적 특성을 비교 분석하여 무전해 도금에 의해 형성된 구리 박막과 기판과의 상관 관계도 비교 검토하였다. XRD (X-ray Diffraction), 광학현미경, FE-SEM (Field Emission Scanning Electron Microscope)등을 이용하여 성장된 구리 박막 및 기판의 결정성, 표면 및 단면 형상 등을 측정하였고, XPS (X-ray Photoelectron Spectroscopy)를 이용하여 무전해 도금에 의한 Cu의 화학구조 및 불순물 상태를 조사하였다.

• Journal of the Korea Convergence Society
• /
• v.7 no.6
• /
• pp.193-198
• /
• 2016

The texture of electrodeposits varies with deposition conditions. Texture of electrodeposits is also related to microstructure, surface morphology and mechanical properties. When the electrodeposits annealed, the recrystallization texture may be different from the original deposition texture. The surface morphology, the microstructure and the initial and recrystallization textures of copper electrodeposits vary with deposition conditions. The texture, microstructure, surface morphology and mechanical properties of electrodeposits are known to vary with electrolysis conditions, such as bath composition, over potential, pH, current density, bath temperature, etc. The (111) and (110) textures of copper electrodeposits can be obtained from copper sulfate bath. In this study, copper electrodeposits with (111) and (110) textures are obtained from a copper sulfate bath, and the change from (111) to (110) textures of copper electrodeposits can be explained.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.677-677
• /
• 2013

최근 석유에너지의 고갈과 휴대용 전자기기의 사용의 증가로 고효율의 배터리의 개발이 요구되고 있다. 생체칩에서 부터 전기자동차, 에너지 저장체까지 광범위한 산업군에 걸처 배터리의 개발이 되고 있어 시장규모의 계속적인 성장이 있을 것으로 전망하고 있다. 현재 상용되고 있는 음극 재료는 카본재료(이론 용량 372 mAh/g)이다. 이 카본재료의 특징은 값이 싸고, 표준 환원전위가 낮아 비교적 높은 전압을 낼 수 있다. 그러나 낮은 에너지밀도를 갖으므로 높은 에너지를 필요로 하는 차세대 산업군인 전기자동차 등에는 적합하지 않은 것으로 평가되고 있다. 그래서 더 높은 에너지 밀도를 갖는 다른 재료들에 대한 연구들이 활발히 이루어지고 있다. 본 연구에서는 음극 재료로서 주석을 선택해서 연구를 하였다. 카본계열의 음극재료의 질량당 이론 에너지 밀도는 372 mAh/g임에 반해 주석같은 경우는 약 991 mAh/g 정도의 비교적 큰 이론용량을 갖고 있다. 하지만, 주석 등 금속, 혹은 금속 합금을 음극재료로 사용할 경우 많은 양의 리튬이 삽입/탈착되면서 약 300% 이상의 부피변화가 있게 된다. 그러한 과정에서 주석이 분쇄되어 떨어지거나 전자를 제공받는 집전체로부터 떨어지게 되고, 이 과정에서 심각한 에너지 밀도의 손실이 일어나게 된다. 이러한 문제점들을 극복하기 위해 다음과 같은 구조들을 고안하여 도금 공정을 사용하여 음극재료를 제작하여 실험을 진행하게 되었다. 도금법은 대면적을 싼 가격으로 할 수 있으며 원하는 두께 및 모폴로지까지 쉽게 조절할 수 있다. 부피팽창에 의한 스트레스를 최소화하기 위해 도금법을 사용하여 나노구조를 만들어 그에 따른 전기화학적 특성 변화를 측정하였다. 다공성 필름인 AAO 디스크의 한 면에 구리를 sputtering 공정을 사용하여 0.5 um 두께의 seed layer 구리 박막을 형성하고 형성된 구리 박막 위에 도금공정을 이용하여 두껍게 구리를 증착함으로 구리 음극 집전체를 형성한다. 그 후 AAO 구조 안에 주석을 도금하면 AAO의 구조를 따라 주석 나노와이어가 형성이 된다. 마지막으로 NaOH로 AAO를 제거해주면 직경 200 nm, 길이 2 um 정도의 주석 나노와이어를 구리 집전체위에 만들 수 있었다. 배터리의 용량을 측정한 결과 안정한 싸이클 특성과 약 400 mAh/g의 에너지 밀도를 갖는 것으로 나타났다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.77-77
• /
• 2018

Panel level packaging (PLP) 공정은 차세대 반도체 패키징 기술로써 wafer level packaging 대비 net die 면적이 넓어 생산 단가 절감에 유리하다. PLP 공정에 적용되는 구리 재배선 층 (RDL, redistribution layer)은 두께 불균일도에 의해 전기 저항의 유동이 민감하게 변화하기 때문에 RDL의 두께를 균일하게 형성하는 것은 신뢰성 측면에서 매우 중요하다. 구리 RDL은 주로 도금 공정을 통해 형성되며, 균일한 도금막 형성을 위해 도금조에 평탄제를 첨가하여 도금 속도를 균일하게 한다. 도금막에 대한 흡착은 주로 평탄제의 imine 작용기에 포함된 질소 원자가 관여하며, imine 작용기의 4차화에 의한 평탄제의 흡착 정도를 제어하여 평탄제 성능을 개선할 수 있다. 본 연구에서는 도금 평탄제에 포함된 imine 작용기의 질소 원자를 4차화하여 구리 RDL의 도금 두께 불균일도를 제어하고자 하였다. 유기첨가제와 4차화 반응을 위해 알킬화제로써 dimethyl sulfate의 비율을 조절하여 각각 0, 50, 100 %로 4차화 반응을 진행하였다. 평탄제의 4차화 여부를 확인하기 위해 gel permeation chromatography (GPC) 분석을 실시하였다. 도금은 20 ~ 200 um의 다양한 배선 폭을 갖는 구리 RDL 미세패턴에서 진행하였으며, 4차화 평탄제를 첨가하여 광학 현미경과 공초점 레이저 현미경을 통해 도금막 표면과 두께에 대한 분석을 실시하였다. GPC 분석을 통해 4차화 반응 후 알킬화제에 의해 나타나는 GPC peak이 감소한 것을 확인하였다. 광학 현미경 및 공초점 레이저 현미경 분석 결과, 4차화된 질소 원자가 존재하지 않는 평탄제의 경우, 도금 시 도금막의 두께가 불균일하였으며 단면 분석 시 dome 형태가 관찰되었다. 또한 100 % 4차화를 실시한 평탄제를 첨가하여 도금 한 경우 마찬가지로 두께가 불균일한 dish 형태의 도금막이 형성되었다. 반면, 50 % 4차화를 적용한 평탄제를 첨가한 경우, 도금막 단면의 형태는 평평한 모습을 보였으며 매우 양호한 균일도를 가지는 것으로 확인되었다. 이로 인해 imine 작용기를 포함한 평탄제의 4차화 반응을 통해 구리 RDL의 단면 형상 및 불균일도가 제어되는 것을 확인하였으며, 4차화된 imine 작용기의 비율을 조절하여 높은 균일도를 갖는 구리 RDL 도금이 가능한 것으로 판단되었다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2007.11a
• /
• pp.87-88
• /
• 2007

무전해 구리 도금 공정에서 첨가제로 사용되는 HIQSA 화합물이 Damascene 공정을 이용한 60nm급 trench 패턴 내 무전해 구리 배선 형성 과정에 미치는 효과를 전기 화학적 기법과 광학적 기법을 이용하여 관찰하였다. HIQSA 농도별 open circuit potential의 변화를 관측한 결과, 3ppm 수준으로 첨가되었을 때, 무전해 도금 과정 중 가장 안정한 전위가 유지됨을 볼 수 있었다. 무전해 도금액 내 HIQSA 농도가 높아짐에 따라 구리 도금층의 두께는 지수적으로 감소하였으며, 표면의 결정 크기도 감소하였다. 60nm급 trench 내 무전해 구리 도금 시, 용액 내 침적 시간 60초가 무결함 superconformal copper filling을 얻기 위한 최적 시간이었다.

• Proceedings of the KIEE Conference
• /
• 2002.11a
• /
• pp.242-244
• /
• 2002

고집적 반도체 소자에서 발생하는 열의 효과적인 전달을 위한 구리 모재의 초소형 히트파이프를 제작하였다. 제작된 초소형 히트 파이프는 높이 100 ${\mu}m$의 채널 어레이가 형성되어 있는 하부 구리 기판과 그것을 덮는 상부 구리 기판으로 구성된다. 채널의 개수는 44개이고. 길이는 24 mm이다. 하부 구리 기판 위에 음성 후막 감광제 JSR THB 151N을 도포하고 사진 현상 공정으로 미세 채널 몰드를 형성한 후, 구리 전기 도금을 이용하여 채널 격벽을 제작한다. 미세 채널 몰드는 습식 방법으로 완전하게 제거된다. 제작된 하부 구리 기판은 에폭시로 상부 구리 기판과 부착 후 옆면에 구리 전기 도금으로 완전히 접합한다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2011.10a
• /
• pp.903-906
• /
• 2011

The electroplating and electro-less plating methods have been applied for the high density chip interconnect of the Copper Pillar Tin Bump (CPTB) preparation. The CPTB was prepared, which had been electroplated about $100{\mu}m$ pitch of copper layer firstly, and then the Tin layer was deposited on the copper pillar surface to protect the oxidation of it. It was also very important to get uniform thickness of electroplated copper layer, though it was difficult and sensitive. In order to control the thickness distribution, it was examined that the current separating disk of Insulating Gate with a hole in the center was installed between electrodes. The current flows through the center hole of the Insulating Gate in the cylindrical electroplating bath and the other parts were blocked to protect current flowing. The main current flowed through the center hole of the Insulating Gate directly to the opposite electrode of wafer disk. As the results, it was verified that the copper layer was thick in the center part of wafer disk with distribution of thinner to the outer part toward edge.