• 제목/요약/키워드: 구리 배선

검색결과 97건 처리시간 0.034초

전해전착시 상감 구리 배선의 충전에 미치는 레벨러의 효과 (Effects of Leveler on the Trench Filling during Damascene Copper Plating)

  • 이유용;박영준;이재봉;조병원
    • 전기화학회지
    • /
    • 제5권3호
    • /
    • pp.153-158
    • /
    • 2002
  • 전해전착법을 이용한 상감(damascene)구리 배선 충전시 레벨러 효과에 대해 연구하였다. 레벨러를 첨가한 도금액과 첨가하지 않은 도금액을 제조하여 선 폭이 $0.37{\mu}m,\;0.18{\mu}m$인 선형 트렌치를 충전한 후 field emission scanning electron microscope(FE-SEM)로 트렌치 단면을 관찰하였다. 레벨러로 Janus Green B를 사용하였으며, 억제제로서 polyethylene glycol(PEG), 촉진제로서 3-mercapto-1-propansulfonic acid를 사용하였다 레벨러를 첨가하지 않은 경우 $0.37{\mu}m$(종횡비 2.7:1) 트렌치를 공극 없이 충전할 수 있었으나 $0.18{\mu}m$(종횡비 5.25:1) 트렌치에서는 공극(void)이 형성되었다. 레벨러를 첨가한 경우에는 $0.18{\mu}m$ 트렌치를 공극 없이 충전할 수 있었다. 레벨러를 첨가하지 않은 경우 트렌치 모서리에서의 전착속도를 충분하게 억제하지 못하고 거칠게 전착되어 미세한 트렌치 충전시 공극을 형성한 반면, 레벨러를 첨가한 경우는 트렌치 상부모서리에서의 전착속도를 억제하고 균일한 전착을 유도하여 미세한 트렌치를 공극 없이 채울 수 있었다.

Alkali 물질이 포함되지 않은 화학물질을 이용한 Co 합금박막의 무전해도금 (Electroless Plating of Co-Alloy Thin Films using Alkali-Free Chemicals)

  • 김태호;윤형진;김창구
    • Korean Chemical Engineering Research
    • /
    • 제45권6호
    • /
    • pp.633-637
    • /
    • 2007
  • Alkali 물질이 포함되지 않은 $(NH_4)_2Co(SO_4)_2{\cdot}6H_2O$, $(NH_4)_2WO_4$, $(NH_4)H_2PO_4$ 등의 전구체를 사용하여 구리배선의 보호막 제조를 위한 Co 합금박막의 무전해도금을 수행하였다. pH, Co 전구체 농도, 증착온도 등의 공정변수들의 변화에 대한 Co 합금박막의 두께와 표면형상을 살펴봄으로써 이들 공정변수가 alkali 물질이 포함되지 않은 화학물질로 무전해도금된 Co 합금박막의 특성에 끼치는 영향을 살펴보았다. pH, Co 전구체 농도, 증착온도가 증가할수록 Co 합금 박막의 두께가 증가하였고 이는 alkali 물질이 포함된 Co 합금박막의 무전해도금 결과와 비슷하다. SEM(scanning electron microscopy)을 이용한 Co 합금박막의 표면형상 관측 결과, 본 연구에서 사용된 공정조건에서 Co 합금박막의 무전해도금을 위한 적절한 pH와 온도의 범위가 각각 8.5~9.5와 $75{\sim}85^{\circ}C$임을 얻었다. 본 연구를 통하여 alkali 물질이 포함되지 않은 화학물질을 이용한 무전해도금으로 구리배선의 보호막 제조용 Co 합금박막의 증착이 가능함을 확인하였다.

300mm 대구경 웨이퍼의 다이 시프트 측정 (Die Shift Measurement of 300mm Large Diameter Wafer)

  • 이재향;이혜진;박성준
    • 한국산학기술학회논문지
    • /
    • 제17권6호
    • /
    • pp.708-714
    • /
    • 2016
  • 오늘날 반도체 분야의 산업에서는 데이터 처리 속도가 빠르고 대용량 데이터 처리 수행 능력을 갖는 반도체 기술 개발이 활발히 진행 되고 있다. 반도체 제작에서 패키징 공정은 칩을 외부 환경으로부터 보호 하고 접속 단자 간 전력을 공급하기 위해 진행하는 공정이다. 근래에는 생산성이 높은 웨이퍼 레벨 패키지 공정이 주로 사용되고 있다. 웨이퍼 레벨 패키지 공정에서 웨이퍼 상의 모든 실리콘 다이는 몰딩 공정 중에 높은 몰딩 압력과 고온의 열 영향을 받는다. 실리콘 다이에 작용하는 몰딩 압력 및 열 영향은 다이 시프트 및 웨이퍼 휨 현상을 초래하며, 이러한 다이 시프트 및 웨이퍼 휨 현상은 후속 공정으로 칩 하부에 구리 배선 제작을 하는데 있어 배선 위치 정밀도의 문제를 발생시킨다. 따라서 본 연구에서는 다이 시프트 최소화를 위한 공정 개발을 목적 으로 다이 시프트 측정 데이터를 수집하기 위해 다이 시프트 비전 검사 장비를 구축하였다.

V-Based Self-Forming Layers as Cu Diffusion Barrier on Low-k Samples

  • 박재형;문대용;한동석;강유진;신소라;박종완
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
    • /
    • pp.409-409
    • /
    • 2013
  • 최근, 집적 소자의 미세화에 따라 늘어난 배선 신호 지연 및 상호 간섭, 그리고 소비 전력의 증가는 초고집적 소자 성능 개선에 한계를 가져온다. 이에 따라 기존의 알루미늄(Al)/실리콘 절연 산화막은 구리(Cu)/저유전율 박막(low-k)으로 대체되고 있고, 이는 소자 성능 개선에 큰 영향을 미친다. 그러나 Cu는 Si과 low-k 내부로 확산이 빠르게 일어나 소자의 비저항을 높이고, 누설 전류를 일으키는 등 소자의 성능을 저하시킬 수 있는 문제점을 가지고 있다. 이러한 Cu의 확산을 막기 위하여 Ta, TaN 등과 같은 확산방지막에 대한 연구가 활발히 진행되어 왔으나, 배선 공정의 집적화와 low-k 대체에 따른 공정 및 신뢰성 문제로 인해 새로운 확산방지막의 개발이 필요하게 되었다. 이를 위해, 본 연구에서는 Cu-V 합금을 사용하여 low-k 기판 위에 확산방지막을 자가 형성 시키는 공정에 대한 연구를 진행하였다. 다양한 low-k 기판에서 열처리조건에 따른 Cu-V 합금의 특성을 확인하기 위해 4-point probe를 통한 비저항 평가와 XRD (X-ray diffraction) 분석이 이뤄졌다. 또한, TEM (transmission electron microscope)을 이용하여 $300^{\circ}C$에서 1 시간 동안 열처리를 거쳐 자가형성된 V-based interlayer가 low-k와 Cu의 계면에서 균일하게 형성된 것을 확인하였다. 형성된 V-based interlayer의 barrier 특성을 평가하고자 Cu-V합금/low-k/Si 구조와 Cu/low-k/Si 구조의 leakage current를 비교 분석하였다. Cu/low-k/Si 구조는 비교적 낮은 온도에서 leakage current가 급격히 증가하는 양상을 보였으나, Cu-V 합금/low-k/Si 구조는 $550^{\circ}C$의 thermal stress 에서도 leakage current의 변화가 거의 없었다. 이러한 결과를 바탕으로 열처리를 통해 자가형성된 V-based interlayer의 Cu/low-k 간 확산방지막으로서 가능성을 검증하였다.

  • PDF

DC 마그네트론 스퍼터법에 의해 증착한 금속박막의 실시간 면저항 변화 특성연구

  • 권나현;김회봉;박기정;황빈;조영래
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2010년도 제39회 하계학술대회 초록집
    • /
    • pp.158-158
    • /
    • 2010
  • 최근 전자산업의 발전은 형상 면에서 경박 단소화로 급속하게 진행되고 있으며, 전자소자 내부에서의 배선재료로 사용되고 있는 알루미늄(Al) 박막의 두께 역시 얇아지고 있다. 극박막 범위에서 박막의 두께 증가에 따라 전기가 잘 흐르기 시작하는 박막의 최소두께로 정의 되는 유착두께를 실시간으로 측정하는 방법을 구현하고 임의의 금속박막과 기판의 조합에 있어서 각각의 재료에 대한 유착두께를 제공함으로써 향후 미세전자소자의 제작 시 배선 재료의 선택에 대한 기초자료를 축적할 수 있다. 또한 박막의 미세구조 변화 관점에서 연구함으로써 여러 가지 금속박막에 대한 유착두께를 줄일 수 있는 방법을 도출할 수 있다. 본 연구에서는 유리 기판 위에 사진 식각 공정으로 패턴을 형성하고 패턴이 형성된 유리 기판은 스퍼터에 연결된 4 point probe에 구리 도선으로 연결한 후 DC 마그네트론 스퍼터법으로 Al, Cr, ITO, Sn을 증착하면서 실시간으로 시간에 따른 면저항을 측정하며 이 때 스퍼터 내부 진공도는 $4.6{\times}10^{-5}$까지 낮춰준 후 각각의 금속에 맞는 진공도를 설정하였다. 20.0 sccm의 Ar가스를 넣고 100 W파워로 플라즈마를 형성시켜 금속을 증착하면서 4-point probe를 이용하여 실시간으로 면저항을 측정했다. 1초 단위로 면저항을 측정한 결과 평균적으로 Al은 71초, Cr은 151초, ITO는 61초, Sn은 20초에 저항이 급격히 감소함을 알 수 있었다. 또한 저항이 급격히 감소한 시점의 박막 두께를 알기 위해Surface profiler로 박막두께를 측정한 결과 1초당 Al은 $4\;{\AA}$, Cr은 $1.7\;{\AA}$, ITO는 $2.7\;{\AA}$, Sn은 $6.7\;{\AA}$ 이었다. 실험적으로 R은 면저항, T는 증착 시간이라 할 때 Y축을 $R{\times}T^3$으로 하고 X축을 T로 설정하고 그래프로 나타내면 Y축 값이 최소값을 갖는 시점이 유착두께임을 확인하였다. 본 연구는 실시간 면저항 측정을 통한 금속박막의 전기전도 특성과 미세구조에 대한 기초자료를 제공함으로써 신기술 발전에 공헌할 것이다.

  • PDF

DC 스퍼터로 증착한 금속박막의 실시간 전기저항 측정과 유착두께에 관한 연구

  • 권나현;김회봉;황빈;김동용;조영래
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2011년도 제40회 동계학술대회 초록집
    • /
    • pp.174-174
    • /
    • 2011
  • 최근 전자산업의 발전은 형상 면에서 경박 단소화로 급속하게 진행되고 있으며, 전자소자 내부에서의 배선재료로 사용되고 있는 알루미늄(Al) 박막의 두께 역시 얇아지고 있다. 두께가 20nm 이하로 작은 극박막 범위에서 박막의 두께 증가에 따라 전기가 잘 흐르기 시작하는 박막의 최소두께로 정의 되는 유착두께를 실시간으로 측정하는 방법을 구현하고 임의의 금속박막과 기판의 조합에 있어서 각각의 재료에 대한 유착두께를 제공함으로써 향후 미세전자소자의 제작시 배선 재료의 선택에 대한 기초자료를 축적할 수 있다. 또한 금속박막의 증착공정 직전에 기판을 표면처리 하여 기판을 활성화시킬 때 표면처리가 박막의 유착두께에 미치는 영향에 대해 박막의 미세구조 변화 관점에서 연구함으로써 여러 가지 금속박막에 대한 유착두께를 줄일 수 있는 방법을 도출할 수 있다. 본 연구에서는 유리 기판 위에 사진 식각 공정으로 패턴을 형성하였다. 패턴이 형성된 유리 기판은 Sputter에 연결된 4 point probe에 구리 도선으로 연결한 후 DC 마그네트론 스퍼터법으로 Al과 Sn을 증착하면서 실시간으로 시간에 따른 전기저항을 측정을 하였다. 이때 Sputter 내부 진공도는 $4.6{\times}10^{-2}torr$까지 낮춰준 후 Al을 증착 할 때 진공도는 $1.1{\times}10^{-2}torr$로 맞춰주고 Ar 가스를 20 sccm 넣어준다. 이때 Al 박막의 유착 두께는 29.6 nm 이고 Sn 박막의 유착두께는 20.48 nm 이다. 유착 두께를 정의함으로써 전자소자의 크기를 최소화 할 수 있으며 실시간 전기저항 측정을 통한 금속박막의 전기전도 특성과 미세구조에 대한 기초 자료를 제공함으로써 신기술 발전에 공헌할 것이다.

  • PDF

DC 마그네트론 스퍼터법으로 Al 박막의 형성 시 실시간 전기저항 측정에 대한 연구

  • 권나현;하상훈;박현철;조영래
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2009년도 제38회 동계학술대회 초록집
    • /
    • pp.238-238
    • /
    • 2010
  • 최근 전자산업의 발전은 형상 면에서 경박 단소화로 급속하게 진행되고 있으며, 전자소자 내부에서의 배선재료로 사용되고 있는 알루미늄(Al) 박막의 두께 역시 얇아지고 있다. 두께가 20 nm 이하로 작은 극박막 범위에서 박막의 두께 증가에 따라 전기가 잘 흐르기 시작하는 박막의 최소두께로 정의 되는 유착두께를 실시간으로 측정하는 방법을 구현하고 임의의 금속박막과 기판의 조합에 있어서 각각의 재료에 대한 유착두께를 제공함으로써 향후 미세전자소자의 제작시 배선 재료의 선택에 대한 기초자료를 축적할 수 있다. 또한 금속박막의 증착공정 직전에 기판을 표면처리 하여 기판을 활성화시킬 때 표면처리가 박막의 유착두께에 미치는 영향에 대해 박막의 미세구조 변화 관점에서 연구함으로써 여러 가지 금속박막에 대한 유착두께를 줄일 수 있는 방법을 도출 할 수 있다. 본 연구에서는 유리 기판 위에 사진 식각 공정으로 패턴을 형성하고 패턴이 형성된 유리 기판은 스퍼터에 연결된 4 point probe에 구리 도선으로 연결한 후 DC 마그네트론 스퍼터법으로 Al을 증착하면서 실시간으로 시간에 따른 전기저항을 측정을 하였다. 이때 스퍼터 내부 진공도는 $4.6\;{\times}\;10^{-5}\;torr$ 까지 낮춰준 후 Al을 증착 할 때 진공도는 $1.1\;{\times}\;10^{-2}\;torr$로 맞춰주고 Ar 가스를 20 sccm 넣어준다. 1초 간격으로 전기저항을 측정한 결과 25초대에 전기저항이 급격히 감소하였으며 이때 Al 박막의 두께는 $120{\AA}$ 이고 이 두께에서부터 전류의 흐름이 좋은 것을 알 수 있다. 박막 두께에 따른 특성을 알기위해 UV 영역의 빛을 사용하는 광전자 분광기(Photoelectron Spectrometer)를 이용해 일함수를 측정하였다. Al 의 일반적인 일함수는 4.28 eV 이며, 두께가 $120{\AA}$일 때의 일함수는 4.2 eV로 거의 비슷한 값을 얻었다. 전류가 잘 흐르기 전인 12초대에서 두께가 $60{\AA}$일 때 일함수는 4.00 eV 이고 전류가 흐르기 시작한 후 50초대에서 Al 박막 두께가 $200{\AA}$ 일 때 일함수는 4.28 eV 로 일반적인 Al의 일함수와 같은 값을 얻을 수 있었다. 광전자 분광기술은 전자소자에서 중요한 전자의 성능예측에 도움을 줄 수 있으며 물질의 표면에서 더욱 다양한 정보를 얻을 수 있다. 또한 실시간 전기저항 측정을 통한 금속박막의 전기전도 특성과 미세구조에 대한 기초 자료를 제공함으로써 신기술 발전에 공헌할 것이다.

  • PDF

반도체 배선용 저 유전 물질에서의 구리 확산에 대한 전기적 신뢰성 평가 (Characterization of Electrical Properties on Cu Diffusion in Low-k Dielectric Materials for ULSI Interconnect)

  • 이희찬;주영창;노현욱;윤도영;이진규;차국헌
    • 마이크로전자및패키징학회지
    • /
    • 제11권3호
    • /
    • pp.9-15
    • /
    • 2004
  • PMSSQ (Poly Methyl Silsesquioxane)-based matrix에 BTMSE (Bis Tri Methoxy Silyl Ethane) 를 첨가한 low-k물질의 전기적 특성을 조사하였다. 우리는 절연체로 copolymer를 사용하여 금속-절연체 -실리콘 구조를 만들고 BTS 실험을 통하여 누설 전류와 파괴 시간을 측정하였다. 코 폴리머의 기공이 $30\%$ 이상이 되었을 때, 파괴 시간이 급속하게 감소되어 진다. 온도에 관하여 파괴 시간으로부터 코 폴리머를 통한 구리 확산의 활성화 에너지는 1.51eV가 측정되었다.

  • PDF

구리 박막의 선택적 화학기상 증착에 대한 운반 기체의 영향과 기판 표면 처리에 의한 선택성 증진 효과 (The Carrier Gas Effects on Selectivity and the Enhancement of Selectivity by Surface Passivation in Chemical Vapor Deposition of Copper Films)

  • 김석;박종만;최두진
    • 한국재료학회지
    • /
    • 제7권9호
    • /
    • pp.811-823
    • /
    • 1997
  • 차세대 반도체 배선분야에서, Cu박막은 현재의 AI을 대체할 물질로서 대두되고 있으며 CVD에 의한 선택적 증착은 Cu의 patterning과 관련하여 상당한 관심을 일으키고 있다. 본 연구에서는 (hfac)Cu(VTMS)의 유기원료를 사용하여, CVD공정변수, 운반기체, 표면 처리 공정에 따른 SiO$_{2}$, TiN, AI기판에 대한 선택성을조사하였다. 선택성은 저온(15$0^{\circ}C$), 저합(0.3Torr)에서 향상될 수 있었으며, 특히, HMDS in-situ-predosing공정에 의해 더욱 향상될 수 있었다. 모든 경우에 대해, H$_{2}$운반기체가 Ar 보다 짧은 incubation time과 높은 증착 속도가 얻어졌으며, Cu입자들의 크기가 작고 연결상태가 보다 양호하였다. 이는 H$_{2}$경우에 기판표면에 원료가 흡착되어 핵을 형성시키는 위치 (-OH)가 보다 많이 제공되기 때문으로 여겨진다. 이러한 미세구조의 차이는 H$_{2}$경우에 보다 낮은 비저항을 얻게 했다. HMDS in-situ predosing공정에 의한 Cu박막내 불순물 차이는 없었으며 뚜렷한 비저항의 차이도 나타나지 않았다.

  • PDF

잉크젯 프린팅 방식으로 형성된 구리 배선의 전기적 특성 평가 (Electrical Characteristics of Copper Circuit using Inkjet Printing)

  • 김광석;구자명;정재우;김병성;정승부
    • 마이크로전자및패키징학회지
    • /
    • 제17권3호
    • /
    • pp.43-49
    • /
    • 2010
  • 직접인쇄기술 방식은 기존의 포토리소그래피 방법을 이용한 패터닝 기술에 비해 저비용, 간단한 공정 과정, 친환경성 등 여러 장점들로 인해 미세 회로 형성 분야의 그린 테크놀로지로 최근 각광받고 있다. 이러한 프린팅 기반의 전자기술을 상용화하기 위해서는 프린팅 방식으로 형성된 회로의 전기적 특성 평가가 필수적인데, 이에 본 연구에서는 구리 잉크를 이용하여 잉크젯 프린팅 방식으로 2 가지 타입, parallel transmission line(PTL)과 coplanar waveguide(CPW) 구조의 회로를 형성하고 $250^{\circ}C$에서 30분 동안 소결하여 완성하였다. 전류-전압 그래프로 직류 저항을 측정하여 벌크 구리의 비저항 값의 약 3.3배되는 평균 0.558 ${\mu}{\Omega}{\cdot}cm$의 비저항 값을 도출하였고 회로의 고주파 특성 평가를 위해 주파수 범위 0~30 GHz에서 probe station chuck과 샘플 간의 갭 유무에 따른 scattering parameter를 측정하였다. 모든 시편에서 5 dB 이하의 반사 특성을 보였으며, PTL 회로가 CPW 구조보다 전반적으로 더 좋은 통과 특성을 나타내었다.