• 대한전자공학회논문지SD
• /
• 제45권9호
• /
• pp.103-109
• /
• 2008

본 논문은 H.264 디코더용 인트라 예측 회로 구조와 설계를 제시한다. H.264의 인트라 예측에는 총 17개의 예측 모드, 즉 루마 $4\times4$ 블록을 위한 9개의 예측 모드, 루마 $16\times16$ 블록을 위한 4개의 예측 모드, 크로마 $8\times8$ 블록을 위한 4개의 예측 모드가 있다 모든 예측 모드에서 공통된 연산들을 추출하여 이들을 수행하기 위한 공통연산부를 정의하였다. 모든 예측 모드에서 이 연산부를 공유하는 제안된 회로 구조는 설계 측면에서 체계적이고 회로 크기 측면에서 효율적이다.

• 한국산업정보학회논문지
• /
• 제18권5호
• /
• pp.15-18
• /
• 2013

본 논문은 뇌전도 신호 처리를 위한 아날로그 전단부를 제시한다. 일반적으로 뇌전도 신호는 낮은 주파수 대역에 존재하고 신호의 크기가 미약하므로 이를 처리하기 위한 아날로그 전단부는 높은 전압 이득 및 공통모드 제거비를 가져야 하며 저주파 잡음을 효과적으로 억제해야 한다. 본 논문에서 제시하는 아날로그 전단부는 가변 이득 계측 증폭기와 대역통과 필터로 구성되어 있다. 낮은 주파수의 잡음을 제거하기 위하여 주파수 chopping을 적용하였다. 본 논문의 회로는 0.18um CMOS 공정을 이용하여 제작하였으며 측정 결과 최대 60dB의 전압이득과 100dB 이상의 공통모드 제거비를 내는 것을 확인하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 전력전자학술대회
• /
• pp.92-94
• /
• 2019

양방향 스위치를 가지는 Bridgeless PFC 컨버터(BBPFC)는 구조상 복잡한 플로팅 게이트 드라이버를 활용함에도 불구하고 좋은 공통모드 잡음 즉, Common-Mode (CM) 노이즈 특성과 간단한 제어 방법으로 인해 많은 브리지리스 PFC 컨버터 중에서도 고전력 응용분야에서 매우 매력적인 토폴로지이다. 이러한 BBPFC는 도통 경로 상에 위치한 정류 다이오드의 역회복 특성의 상대적인 편차를 활용하여 전력 밀도를 감소시키지 않고도 좋은 공통모드 (CM) 노이즈 특성의 확보가 가능하다. 하지만 이러한 장점을 가지는 BBPFC 구조를 고전력 서버용 전원장치분야에서 활용할 경우, 이미 등록된 특허로 인해 매우 높은 개런티를 지불해야 하므로 그 활용이 매우 제한적이다. 따라서, 본 논문에서는 이미 등록된 특허를 회피하고, 동시에 기존 BBPFC 회로가 가지는 단점인 플로팅 게이트 드라이버를 활용하는 단점을 개선하는 새로운 형태의 브리지리스 PFC 컨버터를 제안한다. 제안된 컨버터는 기존 BBPFC가 가지는 장점인 좋은 (CM) 노이즈 특성을 가지며, 동시에 높은 효율을 달성 할 수 있다. 또한 제안된 컨버터의 경우, 복잡한 플로팅 형태의 게이트 드라이버 회로가 아닌 간단한 부트스트랩 회로를 활용하여 회로를 운용할 수 있다. 더불어 제안된 컨버터는 입력의 양과 음의 주기에서 단 하나의 스위치를 사용하여 회로를 구동할 수 있기 때문에 기존회로 대비 적은 손실을 가져 높은 효율의 획득이 가능하다. 본 논문에서는 제안된 구조에 대해 하이라인 $230V_{RMS}$ 입력과 800W / 400V 출력의 조건을 적용하여 제안하는 구조의 효용성을 검증하고자 한다.

• 한국정보통신학회논문지
• /
• 제16권11호
• /
• pp.2503-2510
• /
• 2012

본 논문에서는 H.264/AVC 복호기를 위한 고성능 연산처리 인트라 예측기를 제안한다. 기존의 인트라 예측기는 $4{\times}4$블록에 적용되는 17개의 예측모드를 효율적으로 연산하기 위해 공통 연산기를 사용하였다. 하지만 기존의 공통 연산기는 한 픽셀에 적용되는 연산 수식을 분석하여 설계되었기 때문에, 16개 픽셀의 $4{\times}4$ 블록을 연산하기 위해 4개의 공통 연산기를 사용하며 4 사이클을 소요한다. 본 논문에서는 병렬 연산을 위한 T3(Three Type Transform) 연산기를 제안한다. 제안하는 T3 연산기는 17개의 인트라 예측 모드를 3가지 형태로 나누어, $4{\times}4$ 블록의 16개 픽셀에 적용되는 연산 수식을 한 사이클에 처리한다. 제안하는 인트라 예측기와 기존의 인트라 예측기의 예측 수행 사이클을 각 모드 별로 비교한 결과, 제안하는 인트라 예측기가 평균 58.95%의 향상된 결과를 얻었다.

• 한국자기학회지
• /
• 제9권1호
• /
• pp.55-63
• /
• 1999

AC 전원선로에서 발생하는 수 kHz에서 수십 MHz에 이르는 광대역의 주파수특성을 가진 전원노이즈는 전기, 전자, 통신장비의 정상적인 동작에 많은 장해요소가 되고 있으며 이들 전도성 노이즈를 억제하기 위한 기기로 기존에는 써어지 억제기와 필터가 적용되어 왔다. 그러나, 이러한 기존의 노이즈 대책기기는 전력 공급선과 노이즈 피해회로 상호간의 전기적인 절연 분리가 원천적으로 불가능하므로 전도성 노이즈 중에서 가장 큰 피해를 끼치는 공통모드 노이즈 억제성능이 지극히 제한적이다. 따라서 본 논문에서는 전원회로의 공통모드 및 정상모드 노이즈 억제에 사용 가능한 차폐절연변압기에 대한 모의 등가회로를 제안하였으며, 계산과 실험을 통해 그 성능을 비교 해석함으로써 모의 해석의 유효성을 입증하였다. 또한 차폐절연변압기의 설계 방법을 제시하였으며, 제작된 3kVA급 시작품과 비 차폐된 절연변압기의 노이즈 성능을 비교함으로써 전도성 노이즈 억제성능의 우수성을 검증하였다.

• 전기전자학회논문지
• /
• 제7권1호
• /
• pp.72-79
• /
• 2003

일반적으로 p-i-n Photodiode 수신기의 광신호처리 전단증폭기의 설계에서 공통소스 입력단을 사용하는 트랜스임피던스(Transimpedance)구조로 설계한다. 본 논문에서는 공통게이트 입력단을 사용하는 전류모드 광전단증폭기를 설계하였다. 이러한 광전단증폭기로 사용되는 전류모드 공통게이트 트랜스임피던스 증폭기의 특징은 높은 이득과 높은 대역폭을 동시에 얻을 수 있다는 것이다. 본 논문에서는 광전단 증폭기 설계에서 잡음 최적화를 이용하여 설계과정을 자동화 시킴으로써 보다 단순하게 트랜스임피던스 증폭기를 설계하는 기법을 제시하였다. 그리고 커패시턴스 피킹(Capacitive Peaking) 기술을 사용하여 대역폭을 더욱 증가시킬 수 있다. 제안하는 기법을 사용하여 설계된 전류모드 광전단 증폭기에 캐패시턴스 피킹을 적용하여 0.35um CMOS 공정을 사용할 경우 대역폭이 1.57GHz이고, 트랜스임피던스 이득이 2.34k, 입력 잡음전류가 470nA이고 입력 잡음 전류의 주파수밀도(spectral density)가 6.13pA/ 인 저 잡음의 고속 전류모드 트랜스임피던스 광전단증폭기를 설계 하였다. 시뮬레이션 결과 제안된 광전단증폭기의 전력소비는 3.3V 공급전압에서16.84mW이었다.

• 전자공학회논문지SC
• /
• 제44권1호
• /
• pp.85-93
• /
• 2007

본 논문에서는 다수의 병렬 입.출력 환경을 위한 높은 노이즈 마진을 갖고 있는 LVDS I/O 회로를 소개한다. 제안된 LVDS I/O회로는 송신단과 수신단으로 구성되어 있으며 송신단 회로는 차동위상 분할기와 공통모드 피드백(common mode feedback)을 가지고 있는 출력단으로 이루어져 있다. 차동위상 분할기는 SSO(simultaneous switching output) 노이즈에 의해 공급전압이 변하더라도 안정된 듀티 싸이클(duty cycle)과 $180^{\circ}$의 위상차를 가진 두 개의 신호를 생성한다. 공통모드 피로백을 가지고 있는 출력단 회로는 공급전압의 변화에 상관없이 일정한 출력전류를 생성하고 공통모드 전압(common mode voltage)을 ${\pm}$0.1V 이내로 유지한다. LVDS 수신단 회로는 VCDA(very wide common mode input range differential amplifier)구조를 사용하여 넓은 공통 입력전압 범위를 확보하고 SSO 노이즈에 의한 공급 전압의 변화에도 안정된 듀티 싸이클(50% ${\pm}$ 3%)을 유지하여 정확한 데이터 복원이 가능하다. 본 논문에서 제안한 LVDS I/O 회로는 0.18um TSMC 라이브러리를 기본으로 하여 설계 되었으며 H-SPICE를 이용하여 시뮬레이션 하였다.

• 한국전자파학회논문지
• /
• 제25권3호
• /
• pp.319-332
• /
• 2014

삽입 손실은 EMI 필터의 노이즈 제거 성능을 나타내는 주된 지표로 쓰인다. 본 논문에서는 기존의 방법보다 좀 더 정확하고 편하게 삽입 손실을 측정할 수 있는 방법에 대하여 연구하였다. 이와 관련하여 EMI 필터의 비이상적인 특성들을 모두 고려하기 위해 4포트 S-파라메터 측정을 통한 임의의 전원/부하 임피던스에 대한 차동 모드와 공통 모드의 삽입 손실을 구하는 방법에 대하여 제시하였다. 이를 활용하여 EMI 필터가 사용될 회로의 전원/부하 임피던스를 알고 있을 때, 시스템에 적용된 EMI 필터의 차동 모드 삽입 손실과 공통 모드 삽입 손실를 구할 수 있다. 또한, 이를 바탕으로 적절한 소자 값을 선택하기 위해 혼합 모드 변환, 체인 혼합 모드 변환 그리고 4포트 모델링을 통하여 임의의 소자 값에 따른 전체 시스템의 삽입 손실을 예측하는 방법에 대하여 제시하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2017년도 전력전자학술대회
• /
• pp.32-33
• /
• 2017

기존 EMI 필터 설계의 경우, 설계 가이드 없이 반복적인 측정을 통해 규제를 만족하도록 설계하기 때문에 많은 시간을 소모하게 된다. 또한 필터 내의 불필요한 소자 사용으로 인해 회로의 부피 및 가격 상승의 문제점이 있다. 따라서 본 논문은 대상 시스템에 대한 노이즈를 공통모드 노이즈(Common Mode Noise)와 차동모드 노이즈(Differential Mode Noise)로 분리하여 측정하였으며, 등가회로 모델링 및 제안 설계 가이드를 통해 최적 EMI 필터를 설계하였다. 또한 제안 EMI 필터 설계방법을 통해 설계 시간 단축, EMI 필터 단가 및 부피 저감이 가능하게 된다. 본 논문에서는 제안 방법을 이론으로 분석하고 모의실험을 통해 확인하였으며, 실제 측정을 통해 제안 방식의 우수성을 검증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 전력전자학술대회
• /
• pp.20-22
• /
• 2019

본 논문에서 공통모드 커플드 인덕터(Common Mode Coupled Inducter, CMCI)를 적용한 2단 직렬 위상천이 풀브리지 컨버터를 제안한다. 제안하는 위상천이 풀브리지 컨버터는 고주파수로 동작하며, 높은 입력전압에 대응할 수 있다. 풀브리지를 직렬로 쌓은 구조로 상단 풀브리지 컨버터와 하단 풀브리지 컨버터가 동시에 스위칭 한다. 2차측은 센터텝 정류기를 사용하여 풀브리지 정류기에 비해 다이오드 전압강하가 절반이라는 장점을 가진다. 또한, 변압기에 CMCI를 적용하여 1차측 상단과 하단의 전류 균형을 유지하도록 구성하였다. 제안하는 위상천이 풀브리지 컨버터의 5.8kW급 시제품을 제작하여 그 타당성을 검증하였다.