• 제목/요약/키워드: 공정 검사

검색결과 651건 처리시간 0.031초

정밀여과막 및 입상활성탄을 이용한 수처리 공정에 따른 박테리아 거동 평가 (Evaluation of Microbes through Microfiltration within the Water Treatment Processes)

  • 심문정;임재원;김태우
    • 대한임상검사과학회지
    • /
    • 제48권3호
    • /
    • pp.230-236
    • /
    • 2016
  • 경제성장으로 생활수준이 향상됨에 따라 국민건강을 직접적으로 위협하는 수질오염에 대해 세계적으로 관심을 갖게 되었으며, 최근 맛 냄새 유발물질 발생의 문제가 대두되기 시작했다. 본 연구에서는 G정수장 내의 모형플랜트에서 사용된 원수 및 각 공정에 대한 공정수를 물 시료로 채취하여 정밀여과막 공정 및 입상활성탄 공정에서 박테리아의 거동에 대해 확인하였고, 또한 입상활성탄의 지속적 사용을 위한 역세척 가동 시 박테리아의 탈리 여부와 종 동정을 실시하였다. 분석 결과, 정밀막여과 공정을 거치는 경우 수계 내 존재하는 박테리아가 제거가 되는 것을 확인하였으며, 역세척 가동시 ${\beta}$-proteobacterium species, Porphyrobacter donghaensis, Polaromonas rhizophaerae, Hydrogenophaga species, Pseudonocardia species 등 총 5종의 우점종 박테리아가 나타나는 것을 확인할 수 있었으며, 정밀여과막 공정 이후 UV 공정을 추가 처리한 공정 처리수를 활성탄 공정에 유입한 2종의 박테리아는 나타나지 않는 것을 확인함에 따라 생물활성탄 공정에 의한 오염물질 제거에서 박테리아 군집의 UV에 대한 민감도가 고려되어야 함을 알 수 있었다. 이를 바탕으로 수처리 공정의 설계에 유용한 지표를 제공하고자 하였다.

비전 이미지 프로세싱을 이용한 외관검사가 가능한 기계시스템 및 비전 알고리즘 개발 (Development of the Mechenical System and Vision Algorithm for the External Appearance Test Using Vision Image Processing)

  • 김영춘;김영만;김성길;김홍배;조문택
    • 한국산학기술학회논문지
    • /
    • 제17권2호
    • /
    • pp.202-208
    • /
    • 2016
  • 본 논문에서는 저가의 카메라를 활용하여 육안 검사로 해왔던 c-tray와 관련된 불량을 비전 이미지 기술을 활용하여 자동으로 검사하였으며, 4대 검사항목인 트레이내 디바이스 겹침, 트레이 휨, 트레이 적재수량, 트레이내 디바이스 포켓 이탈 등 불량유형을 define 및 검출하는 알고리즘을 개발하였다. 따라서, 개발한 헨들링 시스템으로 인해 c-tray의 스택이나 기타 포장 공정에서의 수량 확인 공정 등에 확대 적용이 가능하였다. 그리고 제어를 활용한 비전 이미지를 처리하고 사용자 gui를 처리하는 제어프로그램과 스캔 속도에 맞춰 최적의 검사 이미지를 확보할 수 있는 기계 작동제어 프로그램을 개발하여 비전 데이터 처리와 이미지 획득이 가능한 기계 시스템을 설계하였다.

메모리 반도체 검사 장비 인터페이스를 위한 크로스플랫폼 소프트웨어 기술 (CTIS: Cross-platform Tester Interface Software for Memory Semiconductor)

  • 김동수;강동현;이은석;이규성;엄영익
    • 정보과학회 컴퓨팅의 실제 논문지
    • /
    • 제21권10호
    • /
    • pp.645-650
    • /
    • 2015
  • 메모리 반도체 패키지 검사 공정에서 TIS(Tester Interface Software)는 디바이스가 검사 장비에 투입 될 때부터 배출될 때까지 검사 장비가 디바이스 검사를 진행하는데 필요한 모든 소프트웨어 기능을 제공한다. 하지만, 공정에서 사용되는 장비와 장비를 제어하기 위한 컴퓨터 및 운영체제의 종류가 다양하여 동일한 기능을 수행해야 하는 TIS가 테스터 장비마다 독립적으로 개발 및 운영되고 있다. 이는 많은 시간과 비용을 요구할 뿐만 아니라 소프트웨어의 품질에도 많은 영향을 미치고 있으며, 이러한 문제는 추가되는 장비의 종류가 증가할수록 심화될 것이다. 본 논문에서는 이러한 문제를 해결하기 위해 이종 장비와 운영체제에 적용 가능한 CTIS(Cross-platform Tester Interface Software)을 제안한다.

영상 이미지의 특정 영역 검출을 위한 정렬 보정 알고리즘 연구 (A Study on Alignment Correction Algorithm for Detecting Specific Areas of Video Images)

  • 진고환
    • 한국융합학회논문지
    • /
    • 제9권11호
    • /
    • pp.9-14
    • /
    • 2018
  • 비전 시스템은 영상 이미지를 획득하여 대상 영역을 판별하고 분석하는 시스템이며, 자동화 공정에 사용하고자 하는 수요가 증가하면서 비전 기반의 검사 시스템 도입이 매우 중요한 이슈로 부상하고 있다. 이러한 비전 시스템은 일상생활과 생산 공정에서 검사 장비로 사용되고 있으며, 영상 처리 기술에 대한 연구가 매우 활발하게 이루어지고 있다. 그러나 문자 인식이나 반도체 패키지 등의 검사 대상을 추출하기 위한 영역 정의에 대한 연구는 미미한 상황이다. 본 논문에서는 사용자가 관심영역을 정의하여 엣지 추출을 수행함에 있어 잡음까지도 엣지로 판단하는 경우를 방지하기 위하여, 영상 이미지 내에서 잡음이 존재하여도 특정한 영역의 엣지들의 분포를 이용하여 검사 대상 영역의 엣지를 추출할 수 있는 잡음에 강인한 정렬 보정 모델을 제안한다. 제안 모델을 통하여 타이어의 문자 인식이나 반도체 패키지 검사와 같은 생산 분야에 적용하면 제품의 생산 효율이 향상될 수 있을 것으로 기대된다.

삼단계(三段階) 샘플링 검사방식(檢査方式) (Three-stage Sampling Inspection Plans)

  • 류문찬;배도선
    • 대한산업공학회지
    • /
    • 제6권2호
    • /
    • pp.37-47
    • /
    • 1980
  • 본(本) 연구(硏究)는 조건부(條件附) 샘플링 검사방식(檢査方式)의 일종인 삼단계(三段階) 샘플링 검사방식(檢査方式)을 제시(提示)하고 있다. 제1단계(第一段階)에서는 당해(當該)롯트에서 얻어진 검사결과(檢査結果)에 의해서 판정(判定)을 하며, 제1단계(第一段階)에서 판정(判定)을 하지 못하면 제2단계(第二一階)로서, 당해(當該)롯트 및 직전(直前)의 롯트의 검사결과(檢査結果)로서 판정(判定)을 하게 된다. 제3단계(第三段階)에서도 판정(判定)을 하지 못하면 직후(直後)의 롯트의 검사결과(檢査結果)가 나올 때까지 판정(判定)을 보류(保留)한다. 검사방식(檢査方式)의 모수(母數)를 구하는데는 기존(旣存)의 $n_2=2n_1$인 2회(二回) 샘플링 검사계획표(檢査計劃表)를 이용(利用)할 수 있다. 본(本) 연구(硏究)에서 제시(提示)한 3단계(三段階) 샘플링 검사방식(檢査方式)은 공정(工程)의 품질(品質)이 비교적 일정(一定)한 수집(水集)인 경우에 적용함으로써 시료(試料)의 크기를 크게 절감(節減)시킬 수 있는 방식이다. 공정품질(工程品質)의 변화(變化)에 대한 반응(反應)의 지연(遲延) 및 판정의 보류사상(保留事象)이 3단계(三段階) 샘플링 검사방식(檢査方式)의 문제점(問題點)으로 지적(指摘)될 수 있으나 이러한 문제들은 실제로 심각한 정도는 아니며 시료(試料)의 크기의 절감(節減)은 위와 같은 문제점들은 충분(充分)히 상살(相殺)할 수 있을 것이다.

  • PDF

저잡음 증폭기를 위한 새로운 구조의 검사용 설계회로 (A New Design-for-Testability Circuit for Low Noise Amplifiers)

  • 류지열;노석호
    • 대한전자공학회논문지TC
    • /
    • 제43권3호
    • /
    • pp.68-77
    • /
    • 2006
  • 본 논문에서는 4.5-5.5GHz 저잡음 증폭기 (low noise amplifiers, LNAs)를 위한 새로운 구조의 검사용 설계(Design-for-Testability, DfT) 회로를 제안한다. 이러한 검사용 설계회로는 고가의 장비를 사용하지 알고도 저잡음 증폭기의 전압 이득, 잡음 지수, 입력 임피던스, 입력 반사 손실 및 출력 신호대 잡음 전력비를 측정한다. 검사용 설계회로는 $0.18{\mu}m$ SiGe 공정을 이용하여 설계되었으며, 입력 임피던스 정합과 직류 출력 전압 측정을 이용한다. 이러한 회로를 이용한 회로 검사 기술은 검사 방법이 간단하고 검사하는데 드는 비용이 저렴하다.