• The KIPS Transactions:PartC
• /
• v.12C no.5 s.101
• /
• pp.695-700
• /
• 2005

To provide the fair rate and achieve the fair bandwidth allocation, many per-flow scheduling algorithms have been proposed such as fair queueing algorithm for congestion control. But these algorithms need to maintain the state, manage buffer and schedule packets on a per-flow basis; the complexity of these functions may prevent them from being cost-effectively implemented. In this paper, therefore, to acquire cost-effectively for implementation, we propose a CS-FNE(Core Stateless FNE) algorithm that is based on FM(Flow Number Estimation), and evaluated CS-FNE scheme together with CSFQ(Core Stateless Fair Queueing), FRED(Fair Random Early Detection), RED(Random Early Detection), and DRR(Dynamic Round Robin) in several different configurations and traffic sources. Through the simulation results, we showed that CS-FNE algorithm can allocate fair bandwidth approximately than other algorithms, and CS-FNE is simpler than many per-flow basis queueing mechanisms and it can be easily implemented.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2010.05a
• /
• pp.788-791
• /
• 2010

We design 64-bit ROM IP for RFID tag chips using printed CMOS non-volatile memory IP design technology for a printed CMOS process. The proposed 64-bit ROM circuit is using ETRI's $0.8{\mu}m$ CMOS porocess, and is expected to reduce process complexity and cost of RFID tag chips compared to that using a conventional silicon fabrication based on a complex lithography process because the poly layer in a gate terminal is using printing technology of imprint process. And a BL precharge circuit and a BL sense amplifier is not required for the designed cell circuit since it is composed of a transmission gate instead of an NMOS transistor of the conventional ROM circuit. Therefore an output datum is only driven by a DOUT buffer circuit. The Operation current and layout area of the designed ROM of 64 bits with an array of 8 rows and 8 columns using $0.8{\mu}m$ ROM process is $9.86{\mu}A$ and $379.6{\times}418.7{\mu}m^2$.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.22 no.3
• /
• pp.399-405
• /
• 2011

In this paper, we present the design of Q-band LC VCO and injection locking buffer for 77 GHz automotive radar sensor using 130 nm RF CMOS process. To improve the phase noise characteristic of LC tank, the transmission line is used. The negative resistance by the active device cross-coupled pair of buffer is used for high output power, with or without oscillation of buffer. The measured phase noise is -102 dBc/Hz at 1 MHz offset frequency and tuning range is 34.53~35.07 GHz. The output power is higher than 4.1 dBm over entire tuning range. The fabricated chip size is $510{\times}130\;um^2$. The power consumption of LC VCO is 10.8 mW and injection locking buffer is 50.4 mW from 1.2 V supply.

• Journal of the Korean Ceramic Society
• /
• v.40 no.2
• /
• pp.206-211
• /
• 2003

Effects of substrates and buffer layer upon the formation of crystalline phases and ferroelectricity of $YMnO_3$ thin films were investigated. The hexagonal $YMnO_3$ was easily formed on Si(100) while the mixed phases, hexagonal and orthorhombic $YMnO_3$, on $Pt(111)/TiO_2/SiO_2/Si$ substrate. When the $Y_2O_3$ buffer layer of 70 nm thick was inserted between the substrates and the $YMnO_3,$ the c-axis oriented hexagonal single phase formed on both substrates, Si(100) and $Pt(111)/TiO_2/SiO_2/Si$. The leakage current density of the hexagonal $YMnO_3$ thin films was lower than that consisting of mixed phases, hexagonal and orthorhombic. Furthermore the hexagonal $YMnO_3$ with c-axis preferred orientation showed the lowest leakage current density. The remnant polarization from a P-E hysteresis curve for the $YMnO_3$ formed on Si(100) was 0.14 without buffer layer and $0.24_{mu}C/cm^2$ for that with buffer layer. For the $Pt(111)/TiO_3/SiO_3/Si$ substrates, the specimen without $Y_2O_3$buffer layer did not show the hysteresis curve, while the buffer-layered has the remnant polarization of $1.14_{mu}C/cm^2$. It was concluded that the leakage current density and the ferroelectricity for the $YMnO_3$ thin films could be controlled by varying crystalline phases and their preferred orientation which depend on the kind of substrates and whether the $Y_2O_3$buffer layer exist or not.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.25 no.1A
• /
• pp.74-80
• /
• 2000

In this paper, we proposed the MAC protocol and analyzed the performance for CATV/LAN network which was based upon HFC(hybrid optic coaxial) increased abruptly as alternative method of high speed network. Upstream channel which analyzed very deeply for CATV/LAN network have the preferential access property depending upon that position and unidirectional property. To solve this fairness problem, we propose the CSMA-CD/U/P protocol that transm it as $P_i$ probability although data packets is immediately transmitted when it was occurred. As the analytic result and simulation, we obtained $P_i$ value and its average delay time. Also, we get its variance value and queue length distribution. The mean delay time and queue length increase as the load and number of stations increase in the CATV/LAN network.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.463-463
• /
• 2010

고휘도 고효율 백색 LED (lighting emitting diode)가 차세대 조명광원으로 급부상하고 있다. 백색 LED를 생산하기 위한 공정에서 MOCVD (유기금속화학증착)장비를 이용한 Epi wafer공정은 에피층과 기판의 격자상수 차이와 열팽창계수차이로 인하여 생성되는 에피결함의 제거를 위하여 기판과 GaN 박막층 사이에 완충작용을 해줄 수 있는 버퍼층 (Buffer layer)을 만들고 그 위에 InGaN/GaN MQW (Multi Quantum Well)공정을 하여 고휘도 고효율 백색 LED를 구현할 수 있다. 이 공정에서 기판의 온도가 불균일해지면 wafer 파장 균일도가 나빠지므로 백색 LED의 yield가 떨어진다. 균일한 기판 온도를 갖기 위한 조건으로 기판과 induction heater의 간격, 가스의 흐름, 기판의 회전, 유도가열코일의 디자인 등이 장비의 설계 요소이다. 코일에 교류전류를 흘려주면 이 코일 안 또는 근처에 있는 도전체에 와전류가 유도되어 가열되는 유도가열 방식은 가열 효율이 높아 경제적이고, 온도에 대한 신속한 응답성으로 인하여 열 손실을 줄일 수 있으며, 출력 온도 제어의 용이성 및 배출 가스 등의 오염 없다는 장점이 있다. 본 연구에서는 유도가열방식의 induction heater를 이용하여 회전에 의한 기판의 온도 균일도 측정을 하였다. 기초 실험으로 저항 가열 히터를 통하여 대류에 의한 온도 균일도를 평가하였다. 그 결과 gap이 3 mm일 때, 평균 온도 $166.5^{\circ}C$ 에서 불균일도 6.5 %를 얻었으며 이를 바탕으로 induction heater와 graphite susceptor의 간격이 3 mm일 때, 회전에 의한 온도 균일도를 측정을 하였다. 가열원은 induction heater (viewtong, VT-180C2)를 사용하였고, 가열된 graphite 표면의 온도를 2차원적으로 평가하기 위하여 적외선 열화상 카메라(Fluke, Ti-10)을 이용하여 온도를 측정하였다. 기판을 회전하면서 표면 온도의 평균과 표준 편차를 측정한 결과 2.5 RPM일 때 평균온도 $163^{\circ}C$ 에서 가장 좋은 5.5 %의 불균일도를 확인할 수 있었고, 이를 상용화 전산 유체 역학 코드인 CFD-ACE+의 모델링 결과와 비교 분석 하였다.

• Journal of Biosystems Engineering
• /
• v.24 no.3
• /
• pp.217-224
• /
• 1999

우리나라의 경우 각종 장해와 주년 수요의 증가에 따른 불시재배의 증가로 인하여 저온신장성, 병해저항성 등과 같이 작물의 내성증진을 목적으로 접목묘의 이용이 급속도로 신장되고 있다. 특시 연작장해가 심한 박과형 채소류는 대부분 접목재배가 필요한 실정이다. 그러나 국내의 경우, 접목작업은 거의 수작업으로 행해지며 세밀한 조작과 숙련성 그리고 많은 노력을 필요로 한다. 따라서, 접목 생산성을 높일 수 있는 저가의 자동화 시스템 개발이 요구된다. 다양한 접목법들 중 현재 농가에서 가장 광범위하게 이용되고 있는 호접은 삽접 및 절단접에 비하여 자동화가 어렵고 활착 후 절단작업이 부가적으로 필요하나 접목 후 순화공정이 간단하고 활착률이 높다. 본 논문에서는 호접과 삽접에 대하여 접목 후의 활착률 및 접목에 소요되는 작업시간을 비교하였고, 호접법에 의거하여 작업공정을 생력화한 육묘 자동접목 시작기를 개발하였다. 시작기는 농가조합 및 중규모 육묘장의 설비를 지향하여, 묘판 및 접목묘의 취급을 제외하고 1인 접목작업 형태의 자동화 시스템으로 개발하였다. 시작기는 크게 버퍼기능을 부착한 배치형 육묘장치부, 2세트에 공압 매니퓰레이터, 대목과 접수의 원할한 접목을 위해 설계한 특수 그리퍼, 각고 조절형 절단부, 진동형 클립공급부 그리고 자동 클립 장착장치로 구성하였다. 접목 작업시간은 대략 4ch 정도이나 작업시간의 조정이 가능하도록 하였다. 실험실에서 수행한 간이접목 시험 결과, 절단날이 대목과 접수의 접촉부위를 관통할 때 접촉면이 서로 어긋나는 경우가 발생하였으나 육묘들이 호접에 적정한 기하학적 물성 요건을 갖춘다면 80% 이상의 접목 육묘의 기하학적 물성에 따른 체계적인 접목시험이 필요하다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.464.2-464.2
• /
• 2014

태양 에너지는 미래 에너지원으로 각광받고 있는 중요한 에너지원이다. 다양한 태양전지 중 CuInS2(CIS) 박막형 태양전지는 높은 광흡수율과 조절가능한 밴드갭에너지를 가지고 있으며, 높은 장기 안정성과 광변환효율 등으로 많은 관심을 받고 있다. 최근 20.3%에 달하는 높은 광변환효율이 보고된 바 있으나, 이는 고진공 장비를 요구함으로 인해 초기 투자비용이 늘어남과 동시에 대량생산 측면에서 한계점이 지적되고 있다. 본 연구는 CIS계 태양전지를 보다 저온, 상압에서 제조하기 위해 Cu, In, S 전구체를 용매에 녹여 전구체 용액을 제조하였다. 이를 스핀코팅을 이용하여 CdS 버퍼층이 증착된 ZnO 나노구조에 코팅 후, 건조 및 열처리하여 광흡수층 박막을 증착하는 방법을 개발하였다. 본 연구에서는 superstrate 형태의 태양전지 구조를 이용하기 위하여window 층으로 쓰이는 ZnO 박막을 수열합성법을 통해 나노구조화하였다. 이를 통해 CIS 흡수층과의 접촉면적 증가에 따른 빛 흡수효율 증가 및 전하 이동 효과를 증가시킬 수 있었다. 각각의 나노구조의 SEM, XRD, UV-transmittance 분석을 통하여 살펴 보았으며, 결과적으로 상온, 상압에서 증착이 가능한 용액 공정을 통해 superstrate방식의 CIS 태양전지를 만들 수 있었다. 소면적 태양전지 제작을 통해 박막 구조에 비해 향상된 광변환 효율을 얻었다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.25 no.5A
• /
• pp.674-681
• /
• 2000

We proposed polymer based vertical asymmetric optical coupler. And we optimized the proposed device by coupling characteristic analysis In 1.33um wavelength, TE mode, we obtained very short coupling length(L=277.6um), high coupling efficiency(94%). The merits of proposed device are low propagation loss due to very short full device, low production cost and time, and high integrated fabrication. We will use this to fabricate optical switch, modulator and tunable WDM devices, etc.

• Korean Journal of Construction Engineering and Management
• /
• v.10 no.2
• /
• pp.75-83
• /
• 2009

PPC stands for the percentage of weekly assignments completed. It makes it possible to improve the performance of production planning and control systems. Recently, the cases of PPC application have been increasing because PPC is easy to apply to construction site. However, to evaluate the average of PPC or analyze PPC as time passes has some problem ; if PPC is the same, the average it is evaluated equally although there are variabilities in production system. Therefore, In order to evaluate the character of PPC in process of production this paper suggests the method of the evaluating PPC by using coefficient of variability besides PPC measurement.