• Journal of the Korean Vacuum Society
• /
• v.18 no.3
• /
• pp.213-220
• /
• 2009

The optimal condition of low temperature deposition of transparent conductive Al-doped zinc oxide (AZO) films is studied by RF magnetron sputtering method. To achieve enhanced-electrical property and good crystallites quality, we tried to deposit on glass using a two-step growth process. This process was to deposit AZO buffer layer with optimal growth condition on glass in-situ state. The AZO film grown at rf 120 W on buffer layer prepared at RF $50{\sim}60\;W$ shows the electrical resistivity $3.9{\times}10^{-4}{\Omega}cm$, Carrier concentration $1.22{\times}10^{21}/cm^3$, and mobility $9.9\;cm^2/Vs$ in these results, The crystallinity of AZO film on buffer layer was similar to that of AZO film on glass with no buffer later but the electrical properties of the AZO film were 30% improved than that of the AZO film with no buffer layer. Therefore, the cause of enhanced electrical properties was explained to be dependent on degree of crystallization and on buffer layer's compressive stress by variation of $Ar^+$ ion impinging energy.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.21 no.3
• /
• pp.578-584
• /
• 2017

$SiO_2$ buffer layer (100 nm) has been deposited on PET substrate by electron beam evaporation. And then, IZTO (In-Zn-Sn-O) thin film has been deposited on $SiO_2$/PET substrate with different RF power of 30 to 60 W, working pressure, 1 to 7 mTorr, by RF magnetron sputtering. Structural, electrical and optical properties of IZTO thin film have been analyzed with various RF powers and working pressures. IZTO thin film deposited on the process condition of 50 W and 3 mTorr exhibited the best characteristics, where figure of merit was $4.53{\times}10^{-3}{\Omega}^{-1}$, resistivity, $4.42{\times}10^{-4}{\Omega}-cm$, sheet resistance, $27.63{\Omega}/sq.$, average transmittance (400-800 nm), 81.24%. As a result of AFM, all the IZTO thin film has no defects such as pinhole and crack, and RMS surface roughness was 1.147 nm. Due to these characteristics, IZTO thin film deposited on $SiO_2$/PET structure was found to be a very compatible material that can be applied to the next generation flexible display device.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2010.05a
• /
• pp.35.2-35.2
• /
• 2010

최근 $Cu(In,Ga)Se_2$(CIGS)와 같은 박막 태양전지에 대한 연구가 많은 관심을 끌고 있다. CIGS 태양전지의 광투과층으로 사용되고 있는 II-VI족 화합물 반도체인 CdS는 상온에서의 에너지 밴드 갭(band gap)이 2.42eV 정도로서, 가시광영역의 많은 빛을 투과시키고, 적절한 제작 조건하에서 비교적 낮은 비저항을 나타내기 때문에 널리 사용되고 있다. 하지만 CIGS 태양전지 연구는 주로 CIGS 흡수층 제조공정에 편중되어 있으며, CdS 버퍼층 공정조건에 대한 체계적인 연구가 부족하다고 판단된다. 습식공정인 Chemical Bath Deposition (CBD)에 의해 주로 제조되는 CdS는 단순한 제조공정에도 불구하고 CIGS 태양전지의 성능에 지대한 영향을 미치는 것으로 알려져 있다. 특히, CdS합성반응이 개시되기 전까지의 용액잔류시간 (dip time)은 CIGS내로의 Cd이온 농도를 결정하는 중요한 공정변수로 판단된다. CIGS 표면에 Cd이 도핑될 경우, CIGS는 n형 전도성을 갖는 얇은 층을 갖게 되어 전체적으로 n-CIGS/p-CIGS의 동종 접합을 형성하는 장점을 부여할 것으로 기대된다. 따라서 본 논문에서는 dip time을 주요변수로 하여 CIGS 태양전지의 성능에 미치는 영향을 주로 고찰하였다. Cd의 확산 정도는 secondary ion mass spectroscopy (SIMS)를 이용하여 정량화하였으며, 제조된 CIGS 태양전지의 전류-전압 특성과 상관성을 제시하고자 한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10c
• /
• pp.412-414
• /
• 2001

본 논문은 초고속통신망에서 멀티캐스트 스위칭에서 발생될 수 있는 오버플로우 문제와 블로킹 문제를 보다 효율적으로 해결하고, 공정하게 입력포트에 접근함으로 작은 fanout에 대한 불공정성을 해결하기 위한 멀티캐스트 스위치를 제안하고자 한다. 제안된 스위치는 셀 분할(cell pre-splitting)과 공유된 버퍼, Group Spliiting, 그리고 그룹분할망으로 구성되어지며, 큰 fanout에 대한 작은 fanout을 가진 입력포트에 도착한 패킷의 불공정한 대우를 해결하여 시스템 전체 지연 시간을 줄여 산출량을 극대화할 수 있다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.141-142
• /
• 2008

다결정 실리콘 박막 트랜지스터를 만들기 위해 가장 많이 사용되는 제작방법은 비정질 실리콘을 기판에 형성한 뒤 결정화 시키는 방법이다. 고온에서 장시간 열처리하는 고상 결정화(SPC)와 레이저를 이용한 결정화(ELA)가 자주 사용되어진다. 그러나 SPC의 경우는 고온에서 장시간 열처리하기 때문에 유리 기판이 변형될 수 있고 ELA의 경우 장비가격이 비싸고 표면일 불균일하다는 문제점이 있다. 본 연구에서는 이 문제를 해결하기 위해서 화학 기상 증착법(저온 공정)을 이용하여 비정질 실리콘 박막을 증착 시키고, 이를 금속 촉매를 이용하여 금속 유도 결정화 방법(MIC)으로 결정화 시키는 공정을 이용하였다. 유리 기판 상부에 버퍼 층을 형성한 후 플라즈마 화학 기상 증착법(PECVD)을 이용하여 비정질 실리콘을 증착하고 Ni-solution을 이용하여 얇게 Ni 코팅하고 그 시료를 약 $650^{\circ}C$의 Rapid Thermal Annealing(RTA) 공정을 이용하여 비정질 실리콘을 다결정 실리콘으로 결정화 시키는 연구를 진행하였다. Ni 코팅시간은 20분, RTA 공정은 5시간의 진행시간을 거쳐야 최적의 결정화 정도를 만들어낸다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.95-96
• /
• 2007

유리 기판 상부에 버퍼 층을 형성 한 후 플라즈마 화학 기상 증착 법을 이용하여 비정질 실리콘을 증착하고 Ni-solution을 이용하여 앓게 Ni 코팅한다. 그 시료를 약 $600^{\circ}C$의 RTA 열처리 공정을 이용하여 비정질 실리콘을 다결정 실리콘으로 결정화 시키는 연구를 진행하였다. Ni 코팅 과정에서 온도를 달리하며 실험한 결과 약 70 에서 $80^{\circ}C$의 온도에서 진행을 하여야 가장 결정화가 잘 일어나는 것을 알 수 있다. Ni 코팅은 15 초, RTA 공정은 40분간의 진행 시간을 거쳐야 최적의 결정화 정도를 만들어 낸다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.257.1-257.1
• /
• 2015

Cu(In,Ga)Se2 (CIGS) 박막 태양 전지에서 buffer layer는 CIGS 흡수층과 TCO 사이의 밴드갭 차이에 대한 문제점과 lattice mismatch를 해결하기 위해 필수적이다. 흔히 buffer layer 물질로는 CdS가 가장 많이 사용되고 있으나 Cd의 독성에 관한 문제가 야기되고 있다. 따라서 ZnS(O, OH) buffer layer가 친환경 물질로 기존의 CdS 버퍼 층의 대체 물질로 각광 받고 있으며, 단파장 범위에서 높은 투과율로 인해 wide band gap의 Chalcopyrite 태양 전지에 응용되는 buffer layer로 많은 연구가 이루어지고 있다. 또한 buffer layer를 최적화 하여 carrier lifetime과 양자 효율이 증가시킬 수 있는 특성을 가지고 있다. 이 연구에서는 Cu(In,Ga)Se2 (CIGS) 박막에 화학습식공정 (CBD) 방법을 이용하여 최적화된 ZnS(O, OH)의 증착 조건을 찾고, 고품질의 buffer layer를 제조하기 위한 실험에 초점을 맞췄다. 또한, buffer layer의 막질을 개선하고 균일한 막을 제조하기 위해 processing parameters인 시약의 농도, 제조 시간 및 온도 등의 다양한 변화를 통해 실험을 진행하였다. 그 후 최적화된 ZnS(O, OH) buffer layer의 특성 분석을 위해 X-ray diffraction(XRD), photoluminescence (PL), scanning electron microscope (SEM) and GD-OES을 이용하였고, 이를 통해 제조된 CIGS 박막 태양전지는 light induced current-voltage (LIV) and external quantum efficiency (EQE)를 통해 특성 분석을 실시 하였다. 결과적으로, 제조된 ZnS(O, OH) buffer layer의 $ZnSO4{\cdot}7H2O$의 농도는 0.16 M, Thiourea는 0.5 M, NH4OH는 7.5 M, 그리고 반응 온도는 77.5 oC의 조건 하에 CIGS 기판 위에 균일하고 균열이 없는 ZnS(O, OH) 박막을 제조하였으며 이때 제조된 태양전지의 소자 특성은 Voc = 0.478 V, Jsc = 35.79 mA/cm2, FF = 47.77%, ${\eta}=8,18 %$이다.

• Journal of Internet Computing and Services
• /
• v.3 no.6
• /
• pp.43-51
• /
• 2002

In this paper, we study the new packet dropping scheme using an active queue management algorithm. Active queue management mechanisms differ from the traditional drop tail mechanism in that in a drop tail queue packets are dropped when the buffer overflows, while in active queue management mechanisms, packets may be dropped early before congestion occurs, However, it still incurs high packet loss ratio when the buffer size is not large enough, By detecting congestion and notifying only a randomly selected fraction of connection, RED causes to the global synchronization and fairness problem. And also, it is the biggest problem that the network traffic characteristics need to be known in order to find the optimum average queue length, We propose a new efficient packet dropping method based on the active queue management for congestion control. The proposed scheme uses the per-flow rate and fair share rate estimates. To this end, we present the estimation algorithm to compute the flow arrival rate and the link fair rate, We shows the proposed method improves the network performance because the traffic generated can not cause rapid fluctuations in queue lengths which result in packet loss

• Journal of IKEEE
• /
• v.23 no.2
• /
• pp.681-686
• /
• 2019

This paper proposes a CMOS temperature sensor using inverter delay chains of the same size based on the pulse shrinking method. A temperature-pulse converter (TPC) uses two different temperature delay lines with inverter chains to generate a pulse in proportion to temperature, and a time-digital converter (TDC) shrinks the pulse using inverter chains of the same size to convert pulse width into a digital value to be insensitive to process changes. The chip was implemented with a $0.49{\mu}m{\times}0.23{\mu}m$ area using a $0.35{\mu}m$ CMOS process with a supply voltage of 3.3V. The measurement results show a resolution of $0.24^{\circ}C/bit$ for 9-bit data for a temperature sensor range of $0^{\circ}C$ to $100^{\circ}C$.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.11 no.4
• /
• pp.1222-1228
• /
• 2010

This paper presents a design of the CMOS LDO regulator with a fast transient response for a high speed PMIC(power management integrated circuit). Proposed LDO regulator circuit consists of a reference voltage circuit, an error amplifier and a power transistor. 2-stage wide-band OTA buffer between error amplifier and power transistor is added for a good output stability. Although conventional source follower buffer structure is simple, it has a narrow output swing and a low S/N ratio. In this paper, we use a 2-stage wide-band OTA instead of source follower structure for a buffer. From HSPICE simulation results using a $0.5{\mu}m$ CMOS standard technology, simulation results were 16 mV/V line regulation and 0.007 %/mA load regulation.