• Broadcasting and Media Magazine
• /
• v.26 no.3
• /
• pp.71-78
• /
• 2021

본 고는 혼합현실 기술을 활용한 스마트 홈트레이닝, 그리고 피트니스 코칭 시스템을 메타버스 환경에서 어떻게 구현할 수 있을지에 대한 아이디어를 공유해 보고자 하였다. 그래서 2장에서는 혼합현실, 확장현실의 개념과 그 현황에 대해서 알아보았다. 또한 3장에서는 피트니스 트레이닝 코칭 시스템이 메타버스 환경으로 들어올 수 있는지, 그럴 필요가 있는지를 확인하기 위하여 그 각각의 개념과 현황에 대해서 챙겨보았다. 4장에서는 혼합현실을 이용한 피트니스 코칭 시스템의 현황을 살펴보고, 5장에서는 구체적인 연계 방안을 제시하는 것으로 마무리하였다.

• The KIPS Transactions:PartA
• /
• v.9A no.4
• /
• pp.547-554
• /
• 2002

This paper proposes an efficient dynamic routing algorithm for Multistage Bus Networks(MBN's) in distributed shared memory environment. Our algorithm utilizes extra paths available on MBN and determines routing paths adaptively according to switch traffic in order to distribute traffic among switches. Precisely, a packet is transmitted to the next switch on an extra path having a lighter traffic. As a consequence the proposed algorithm reduces the mean response time and the average number of waiting tasks. The results of simulations, carried out with varying numbers of processors and varying switch sizes, show that the proposed algorithm improves the mean response time by 9% and the average number of waiting tasks by 21.6%, compared to the existing routing algorithms which do not consider extra paths on MBN.

• Journal of Integrative Natural Science
• /
• v.15 no.1
• /
• pp.49-53
• /
• 2022

본 논문은 기존의 도시개발정책에서 경제적 관점에서 가치의 중심을 두었다면 4차산업혁명시대에는 서비스적 가치변환을 추구하고 있다. 시공간을 공유하는 사람 중심의 공간 서비스요, 가치의 용광로가 메타버스라고 한다면, 오징어게임과 같은 게임이론이 접목된 도시의 미래상을 고려할 필요가 있다. 4차산업 기술과 서비스가 사회로 침투되면서 도시의 공간 인프라, 동산 부동산, 객체들을 물리적공간과 가상공간에서 인공지능과 빅데이터 분석이 개입된 각종 형태와 형식의 컨텐츠가 입체적으로 생동감을 얻게 되었다. 특히, 코로나19을 맞아 메타버스기반 서비스가 대중들에게도 접근하기 시작하면서 지금까지 경험하지 못했던 메타버스 시민의 역할에 대한 필요성이 대두하게 되었다. 4차산업혁명시대의 스마트도시, 메타버스와 게임이론을 연구하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.4
• /
• pp.24-31
• /
• 2007

Up to date, a lot of bus protocol and bus architecture are released though most of them are based on the shared bus architecture and inherit the limitation of performance. SNP (SoC Network Protocol), and hence, SNA (SoC Network Architecture) which are high performance on-chip-bus protocol and architecture, respectively, have been proposed to solve the problems of the conventional shared bus. We refine the SNA specification and improve the performance and functionality. The performance of the SNA is improved by supporting simultaneous routing for bus request of multiple masters. The internal routing logic is also improved so that the gate count is decreased. The proposed SNA employs XSNP (extended SNP) that supports almost perfect compatibility with AMBA AHB protocol without performance degradation. The hardware complexity of the improved SNA is not increased much by optimizing the current routing logic. The improved SNA works for IPs with the original SNP at its best performance. In addition, it can also replace the AMBA AHB or interconnect matrix of a system, and it guarantees simultaneous multiple channels. That is, the existing AMBA system can show much improved performance by replacing the AHB or the interconnect matrix with the SNA. Thanks to the small number of interconnection wires, the SNA can be used for the off-chip bus system, too. We verify the performance and function of the proposed SNA and XSNP simulation and emulation.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2017.01a
• /
• pp.87-88
• /
• 2017

오늘날 도시의 규모가 커지고 도시의 기능이 점점 복잡해진다. 또한, 도시에는 사람들이 많이 살고 있으며, 계속해서 도시로 사람들이 모이게 된다. 그러므로 도시에서의 삶은 서로 간에 점점 더 가까워지고 많은 부분에서 이웃 사람들과 연결되고 공간과 시간을 공유하게 된다. 특히, 사람들이 대중교통을 이용하면서 원하든 원치 않았든 많은 소리에 노출 되며, 그 소리에 대한 영향으로 서로 피해를 보기도 한다. 서울은 세계에서 가장 혼잡한 도시 중 하나이며, 이런 서울의 대중교통 중 마을버스는 좁은 골목길을 포함해 도로를 다니며 시민들의 공공의 이동을 담담하고 있다. 이 마을버스를 사용하는 사람들은 일반적으로 차량 내에서 좋은 승차감, 높은 공기질 및 적은 소음에서 이용하기를 원한다. 본 논문에서는 마을버스의 실내 소음에 대한 성가심도를 소음도 및 혼잡도에 관하여 분석한다. 그리고 이러한 상황별로 어떠한 경우에 성가심도가 높은지를 판단하고, 저감하는 방법을 마련하도록 하고자 한다. 분석결과 마을버스 내부 소음은 새 차와 오래된 차에서 큰 차이를 보이지 않았고, 성가심도 또한 도로 상황에 따른 소음의 정도에 민감한 반응을 보임을 확인하였다. 그래서 저감대안으로는 차량의 소음이 적게 발생 시키는 운전과, 차량의 정비 등을 제안하고자 한다.

• Proceedings of the IEEK Conference
• /
• 1999.06a
• /
• pp.21-24
• /
• 1999

멀티미디어 시대로의 진입에 따른 인터넷에서의 실시간 데이터 전송을 위한 어플리케이션의 요구에도 불구하고 현재의 인터넷은 최선형 서비스만을 제공할 뿐 QoS(quality of service)를 제공하지 못하고 있다. 이에 인터넷 표준화 기구에서는 종합서비스(IS : integrate service)모델을 정했다. 〔5〕 그러나 기존의 shared LAN 환경에 이를 적용하기에는 자원의 공유로 인한 어려움이 있다. 반면. 직렬 버스의 표준으로 자리잡은 IEEE 1394 고속 직렬 버스〔1〕〔2〕는 예약된 대역폭을 보장할 수 있을 뿐만 아니라 고속통신이 가능하여 IS 모델의 적용에 적합한 기술이라고 할 수 있다. IS over 1394 프로토콜〔8〕은 IS 모델을 IEEE 1394 고속 직렬 버스에 적용하기 위한 프로토콜로써 본 논문에서는 이의 구현을 위한 구조를 고찰하였다.

• Proceedings of the IEEK Conference
• /
• 1999.06a
• /
• pp.341-344
• /
• 1999

본 논문에서는 DSP 기능을 내장한 32비트 RISC 마이크로프로세서를 위한 버스 제어기를 설계하였다. 연구의 초점은 버스 타이밍, 주소 멀티플렉싱, 리프레쉬, 버스 중재 등을 제어하는 버스제어기를 온칩화 하여 CPU로 하여금 외부 램과 추가적인 장치없이 직접 연결될 수 있도록 한 것이다. 버스 제어기가 관리하는 메모리의 종류는 SRAM, ROM, DRAM, EDO DRAM이며 고속 모드(Fast page mode, EDO page mode 및 RAS-down mode)기능을 지원하며 다양한 Wait를 넣을 수 있다. 주소 영역은 4가지(EMAO-EMA3)이며 내부적으로 7개 의 레지스터가 있고 이들을 이용하여 서로 연결된 세 개의 상태 머신으로 모든 램과의 타이밍을 제어함으로써 공유블록을 활용할 수 있었다. Verilog HDL의 기술하고 Synopsys로 합성한 후 타이밍 검증을 수행한 결과 최악조건에서 53.1㎒로 동작할 수 있었다. 그 후 0.6㎛ single poly triple metal process 공정으로 레이아웃 되었고 면적은 44㎜ × 1.21㎜ 이다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.26 no.2
• /
• pp.288-293
• /
• 2022

Recently, metaverse is becoming increasingly important in coding education. One of the most important elements in metaverse is interaction in 3D virtual space. However, most existing education methods still utilize metaverse for unidirectional education without making use of interaction. This paper proposes a new method of using metaverse for bidirectional coding education. In the metaverse virtual space, a professor and students are able to share their PC screens for monitoring purposes. Also, once a student sends a request to the professor, the professor can immediately provide proper feedback (such as source codes correction) through access control. This metaverse virtual space is able to include more than two professors that allows for a many-to-many coding education. This paper presents a way of constructing the metaverse environment and teaching scenario, followed by the descriptions of the advantages and requirements for the proposed method.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.42 no.12
• /
• pp.35-44
• /
• 2005

SoC(systnn-on-a-chip) requires high bandwidth system bus for performing multiple functions. Performance of the system is affected by bandwidth of the system bus. In this paper, for efficient management of the bus resource on a SoC platform, we present a latency model of the shared bus organized by multiple layers. Using the latency model, we can analyze latencies of the shared bus on a SoC. Moreover we evaluate a throughput of the bus and compare with needed throughput of the SoC platform including IPs such as MPEG or USB 2.0. And we can use the results as a criteria to find out an optimal bus architecture for the specific SoC design. For verifying accuracy of the proposed model, we compared the latencies with the simulation result from MaxSim tools. As the result of simulation, the accuracy of the IS model for a single layer and multiple layer are over $96\%\;and\;85\%$ respectively.

• Journal of KIISE:Computer Systems and Theory
• /
• v.32 no.4
• /
• pp.148-159
• /
• 2005

We propose a technique for finding the worst case response time (WCRT) of a DMA request that is needed in the schedulability analysis of a whole real-time system. The technique consists of three steps. In the first step, we find the worst case bus usage pattern of each CPU task. Then in the second step, we combine the worst case bus usage pattern of CPU tasks to construct the worst case bus usage pattern of the CPU. This second step considers not only the bus requests made by CPU tasks individually but also those due to preemptions among the CPU tasks. finally, in the third step, we use the worst case bus usage pattern of the CPU to derive the WCRT of DMA requests assuming the fixed-priority bus arbitration protocol. Experimental results show that overestimation of the DMA response time by the proposed technique is within $20\%$ for most DMA request sizes and that the percentage overestimation decreases as the DMA request size increases.