• 정보보호학회논문지
• /
• 제28권6호
• /
• pp.1329-1342
• /
• 2018

최근 양자 컴퓨터에 대한 개발이 활발히 진행되면서, 기존에 널리 사용되고 있는 RSA와 타원곡선 암호 알고리즘의 안전성에 대한 문제가 제기되고 있다. 이에 대응하기 위하여 미국 표준기술연구원(NIST)은 양자 컴퓨팅 환경에서도 안전한 공개키 암호 기법에 대한 표준화 작업을 진행하고 있다. 대표적인 포스트 양자 암호(post-quantum cryptography, PQC) 기법으로는 격자기반 암호(lattice-based cryptography)가 있으며, NIST의 PQC 표준화 공모에도 다양한 격자기반 암호 기법들이 제안되었다. 이 중 EMBLEM은 기존의 LWE (learning with errors) 가정을 기반으로 하여 설계된 암호 기법들과는 달리, 더 직관적이고 효율적으로 암/복호화가 가능한 새로운 다중 비트 암호화 방법을 제안하였다. 본 논문에서는 LWR(learning with rounding) 가정을 추가적으로 사용하여 더 효율적으로 동작하는 다중 비트 암호화 기법을 제안한다. 그리고 제안하는 기법의 안전성을 증명하고, EMBLEM 및 R.EMBLEM과의 비교를 통해 효율성을 분석한다.

• 한국산업정보학회논문지
• /
• 제9권4호
• /
• pp.41-46
• /
• 2004

본 논문에서는 $GF(2^m)$상에서 $AB^2$ 연산을 위한 세미시스톨릭 구조를 제안한다. 먼저 기존의 세미시스톨릭 구조를 통하여 문제점을 제시하고, 이러한 문제점을 해결하기 위한 AOP(All One Polynomial)에 기반 한 새로운 $AB^2$ 알고리즘을 제안하고 이를 위한 새로운 구조를 제안한다. 본 논문에서 제안한 구조는 기존의 구조들보다 효율적인 구성을 가진다 제안된 구조는 공개키 암호의 핵심이 되는 지수기의 구현을 위한 효율적인 기본구조로 사용될 수 있다.

• 한국정보과학회논문지:시스템및이론
• /
• 제26권9호
• /
• pp.1055-1063
• /
• 1999

공개키 암호화 시스템에서 주된 연산은 512비트 이상의 큰 수에 의한 모듈러 지수 연산으로 표현되며, 이 연산은 내부적으로 모듈러 곱셈을 반복적으로 수행함으로써 계산된다. 본 논문에서는 Montgomery 알고리즘을 분석하여 right-to-left 방식의 모듈러 지수 연산에서 공통으로 계산 가능한 부분을 이용하여 모듈러 제곱과 모듈러 곱셈을 동시에 수행하는 선형 시스톨릭 어레이를 설계한다. 설계된 시스톨릭 어레이는 VLSI 칩과 같은 하드웨어로 구현함으로써 IC 카드나 smart 카드에 이용될 수 있다.Abstract The main operation of the public-key cryptographic system is represented the modular exponentiation containing 512 or more bits and computed by performing the repetitive modular multiplications. In this paper, we analyze Montgomery algorithm and design the linear systolic array for performing modular multiplication and modular squaring simultaneously using the computable part in common in right-to-left modular exponentiation. The systolic array presented in this paper could be designed on VLSI hardware and used in IC and smart card.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 한국컴퓨터종합학술대회 논문집 Vol.32 No.1 (A)
• /
• pp.898-900
• /
• 2005

모듈러 멱승은 양수 x, E, N에 대하여 $x^Emod$ N로 정의된다. 모듈러 멱승 연산은 대부분의 공개키 암호화 알고리즘과 전자서명 프로토콜에서 핵심적인 연산으로 사용되고 있으므로, 그 효율성은 암호 프로토콜의 성능에 직접적인 영향을 미친다. 따라서 모듈러 멱승 연산에 필요한 곱셈 수를 감소시키기 위하여, 슬라이딩 윈도우를 적용한 CLNW 방법이나 VLNW 방법이 가장 널리 사용되고 있다. 본 논문에서는 조합론(combinatorics)에서 많이 응용되는 그래프 모델을 모듈러 멱승 연산에 적용할 수 있음을 보이고, 일반화된 그래프 모델을 통하여 VLNW 방법보다 더 적은 곱셈 수로 모듈러 멱승을 수행하는 방법을 설명한다. 본 논문이 제안하는 방법은 전체 곱셈 수를 감소시키는 새로운 블록들을 일반화된 그래프 모델의 초기 블록 테이블에 추가할 수 있는 초기 블록 테이블의 두 가지 확장 방법들로써, 접두사 블록의 확장과 덧셈 사슬 블록의 확장이다. 이 방법들은 새로운 블록을 초기 블록 테이블에 추가하기 위해 필요한 곱셈의 수와 추가한 뒤의 전체 곱셈 수를 비교하면서 초기 블록 테이블을 제한적으로 확장하므로, 지수 E에 non-zero bit가 많이 나타날수록 VLNW 방법에 비해 좋은 성능을 보이며 이는 실험을 통하여 검증하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2007년도 한국컴퓨터종합학술대회논문집 Vol.34 No.1 (B)
• /
• pp.470-475
• /
• 2007

최근 센서 네트워크에 대한 연구가 활발한 가운데 센서 네트워크에서의 보안에 관한 중요성 또한 대두되고 있어, 센서 노드 및 센서 네트워크 상의 정보를 안전하게 관리하기 위한 암호 알고리즘의 구현이 필수적이다. 센서 노드 상에서 이용될 수 있는 암호로는 TinyECC 등의 공개키 암호와 AES와 같은 표준 블록 암호가 있으나, 속도 면에서 좀더 효율적일 것으로 기대되는 스트림 암호는 아직 표준화된 바가 없으며, 현재 eSTREAM 프로젝트에서 표준화가 진행 중에 있다. 이에 본 논문에서는 센서 노드에 가장 적합한 스트림 암호를 찾기 위해서 eSTREAM의 2단계에 제출 되어있는 스트림 암호들 중 소프트웨어용 암호 7개를 구현하고 성능을 비교한다. 또한 참조 구현으로서 하드웨어용 스트림 암호 및 AES-CTR에 대한 실험 결과도 제시한다. 본 논문의 실험 결과에 따르면 위 스트림 암호 중 Dragon이 속도 측면에서 가장 효율적인 것으로 나타났으며, 초당 약 12.5KB의 암호화 성능을 보여 센서 노드에서 사용하기에 적합한 것으로 판단된다.

• 스마트미디어저널
• /
• 제12권9호
• /
• pp.9-18
• /
• 2023

블랙박스 암호는 하드웨어로 구성된 암호화 장치를 기반으로 '디바이스와 사용자는 신뢰할 수 있다'는 가정하에 동작하는 암호이다. 그러나 공격자에게 내부 구조가 공개되는 순간 키 추출 등의 다양한 공격이 존재함과 동시에 최근 들어 신뢰할 수 없는 개방형 플랫폼에서 암호 알고리즘을 적용하는 경우가 증가하여 블랙 박스 암호 시스템에 대한 위협은 더욱 커져가고 있다. 그로 인해, 개방형 플랫폼에서 암호 알고리즘을 안전하게 동작하고자 암호화 과정에서 암호 키를 숨김으로써 공격자의 키 유출을 어렵게 하는 화이트 박스 암호화 기술이 제안되었다. 하지만, 이러한 화이트 박스 기반 암호는 기존의 암호와는 다르게 정해진 규격이 존재하지 않아 구조적 안전성을 검증하는 것이 어렵다. 이에 CHES에서는 보다 안전한 화이트 박스 암호 활용을 위해 The WhibOx Contest를 주기적으로 개최하여, 다양한 화이트 박스 암호에 대한 안전성 분석이 수행 되었다. 이 중 2016년 Bos가 제안한 Differential Computation Analysis(DCA) 공격법은 현재까지도 안전성 분석에 널리 활용되고 있는 강력한 화이트 박스 블록 암호에 대한 공격 기술에 해당한다. 이에 본 논문은 화이트 박스 암호에 대한 동향을 분석하고, 화이트 박스 블록 암호에 대한 부채널 정보 기반 암호분석 기술인 DCA, HODCA 공격 분석 및 관련 대응 기술 동향을 정리한다.

• 정보보호학회논문지
• /
• 제10권4호
• /
• pp.81-93
• /
• 2000

본 논문에서는 RSA 암호 시스템의 핵심 연산인 모듈로 멱승의 처리속도를 향상시키기 위한 방법으로 하이래딕스 (High-Radix) 연산 방식과 CRT(Chinese Remainder Theorem)를 적용한 새로운 하드웨어 구조를 제안한다. 모듈로 멱승의 기본 연산인 모듈로 곱셈은 16진 연산 방법을 사용하여 PE(Processing Element)의 개수를 1/4고 줄임으로써, 기존의 이 진 연산 방식에 비해 클럭 수차 파이프라이닝 플립플롭의 지연시간을 1/4로 줄였다. 복호화시에는 합성수인 계수 N 의 인수, p, q를 알고 있는 점을 이용하여 속도를 향상시키는 일반적인 방법인 CRT 알고리즘을 적용하였다. 즉, s비트 의 키에 대해, s/2비트 모듈로 곱셈기 두 개를 병렬로 동시 수행함으로써 처리 속도를 CRT를 사용하지 않을 때보다 4 배정도 향상시켰다. 암호화의 경우는 두 개의 s/2비트 모듈로 곱셈기를 직렬로 연결하여 s/비트에 대한 연산이 가능하도록 하였으며 공개키는 E는 17비트까지의 지수를 허용하여 빠른 속도를 유지하였다. 모듈로 곱셈은 몽고메리 알고리즘을 변형하여 사용하였으며, 그 내부 계산 구조를 보여주는 데이터 종속 그래프(Dependence Graph)를 수평으로 매핑하여 1차원 선형 어레이 구조로 구성하였다. 그 결과 삼성 0.5um CMOS 스탠다드 셀 라이브러리를 근거로 산출한 때, 1024 비트 RSA 연산에 대해서 160Mhz의 클럭 주파수로 암호화 시에 15Mbps, 복호화 시에 1.22Mbs의 성능을 가질 것으로 예측되며, 이러한 성능은 지금가지 발표된 국내의의 어느 논문보다도 빠른 RSA 처리 시간이다.

• 정보보호학회논문지
• /
• 제19권2호
• /
• pp.11-21
• /
• 2009

NTRU는 1990년대 Hoffstein 등에 의해 제안된 격자(Lattice) 기반 공개키 암호체계로서 기존의 공개키 암호와 비교하여 동일한 안전성을 제공하면서 암호화 및 복호화 속도가 빠르며 양자 연산 알고리즘을 이용한 공격에도 강하다는 이점이 있어 많은 주목을 받고 있다. 본 논문에서는 단순 전력 분석 공격과 통계적 특성을 이용한 전력 분석 공격인 상관계수 전력 분석 공격에 대한 NTRU의 안전성을 분석하고, NesC로 구현한 NTRU의 연산을 Telos 모트(mote)에서 수행시켜 측정한 전력 소모 데이터에 상관계수 전력 분석 공격을 적용하여 개인키 정보를 복원하는 실험 결과를 보인다. 또한 이러한 전력 분석 공격을 방지하기 위한 대응 방법을 제시한다. 먼저, 단순 전력 분석 공격을 방지하기 위해 연산 결과를 저장할 배열을 0이 아닌 수로 초기화시키는 방법을 제안하고, 통계적 특성을 이용한 전력분석 공격을 방지하기 위해 연산 순서를 변경하거나 컨볼루션(convolution) 연산에 사용되는 피연산자들에게 무작위성(randomness)을 부여하여 같은 입력에 대해서 랜덤한 전력 소모를 보이도록 하는 방법을 제안한다.

• 한국정보과학회논문지:시스템및이론
• /
• 제37권4호
• /
• pp.226-238
• /
• 2010

OpenSSL은 보안 통신 프로토콜인 SSL을 구현한 공개 소스 기반의 라이브러리이다. 하지만, 이 라이브러리는 리눅스 혹은 유닉스 운영체제에서 공유 라이브러리 형식으로 사용될 때 보안 정보를 쉽게 노출할 수 있다는 취약점이 있다. 본 논문은 이런 취약점을 공격하는 기법을 제안한다. 이 기법은 실행중인 클라이언트 프로그램에 공격 코드를 주입하여 SSL 핸드셰이크 단계에서 보안 취약점을 다음과 같이 공격한다. 첫째, 클라이언트가 서버에게 지원 가능한 암호 알고리즘의 목록을 전송할 때 그 목록의 모든 알고리즘을 임의로 지정한 알고리즘으로 교체한다. 이 교체는 암호 알고리즘의 목록을 수신한 서버로 하여금 지정한 암호 알고리즘을 선택하도록 한다. 둘째, 암복호화에 사용되는 암호 키를 생성 과정에서 가로채고, 그 암호 키를 외부 공격자에게 전송한다. 그 후 외부 공격자는 지정한 암호 알고리즘과 가로챈 암호키를 사용하여 송수신된 암호 데이터를 복호화한다. 제안하는 기법의 실현성을 보이기 위해 본 논문은 리눅스에서 OpenSSL 공유 라이브러리를 사용하는 ftp 클라이언트가 서버로 전송하는 암호화된 로그인(login) 정보를 가로채 복호화하는 실험을 수행하였다.

• 정보보호학회논문지
• /
• 제12권2호
• /
• pp.21-34
• /
• 2002

본 논문에서는 최근 발표된 멱승방법인 나눗셈 체인을 적용한 새로운 모듈로 멱승기의 하드웨어 구조를 제안하였다. 나눗셈 체인은 제수(divisor) d=2 또는 $d=2^I +1$ 과 그에 따른 나머지(remainder) r을 이용하여 지수 I를 새롭게 변형하는 방법으로 전체 멱승 연산이 평균 약 1.4$log_2$E 번의 곱셈으로 가능한 알고리즘이다. 이것은 Binary Method가 하드웨어 구현 시 항상 worst case인 $2log_2$E의 계산량이 필요한 것과 비교할 때 상당한 성능개선을 의미한다. 전체 구조는 파이프라인 동작이 가능한 선형 시스톨릭 어레이 구조로 설계하였으며, DG(Dependence Graph)를 수평으로 매핑하여 k비트의 키 사이즈에 대해 두 개의 k 비트 프레임이 k/2+3 개의 PE(Processing Element)로 구성된 두 개의 곱셈기 모듈을 통해 병렬로 동시에 처리되어 100% 처리율을 이루게 하였다. 또한, 규칙적인 데이터 패스를 가질 수 있도록 나눗셈체인을 새롭게 코딩하는 방법을 제안하였다. ASIC 구현을 위해 삼성 0.5um CMOS 스탠다드 셀 라이브러리를 이용해 합성한 결과 최장 지연 패스는 4.24ns로 200MHz의 클럭이 가능하며, 1024비트 데이터 프레임에 대해 약 140kbps의 처리속도를 나타낸다. 복호화 시에는 CRT(Chinese Remainder Theorem)를 적용하여 처리속도를 560kbps로 향상시켰다. 전자서명의 검증과정으로 사용되기도 하는 암호화 과정을 수행할 때 공개키 E는 3,17 혹은 $2^{16} +1$의 사용이 권장된다는 점을 이용하여 E를 17 비트로 제한할 경우 7.3Mbps의 빠른 처리속도를 가질 수 있다.