• 광학세계
• /
• 제10권3호통권55호
• /
• pp.1-10
• /
• 1998

• 한국자기학회:학술대회 개요집
• /
• 한국자기학회 1995년도 추계연구발표회 논문개요집
• /
• pp.82-83
• /
• 1995

• 인포메이션 디스플레이
• /
• 제16권3호
• /
• pp.19-27
• /
• 2015

• 인포메이션 디스플레이
• /
• 제3권6호
• /
• pp.13-18
• /
• 2002

• 인포메이션 디스플레이
• /
• 제3권6호
• /
• pp.19-23
• /
• 2002

• 인포메이션 디스플레이
• /
• 제2권4호
• /
• pp.30-35
• /
• 2001

• E2M - 전기 전자와 첨단 소재
• /
• 제20권9호
• /
• pp.11-18
• /
• 2007

• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2008년도 춘계 종합학술대회 논문집
• /
• pp.465-468
• /
• 2008

최근 VOD 시장규모가 커지고 증가되고 있으며, 우리나라 대부분의 공공, 교육기관, 사업자들은 Microsoft사의 Windows OS에 종속된 wmv 기준의 콘텐츠관리시스템으로 서비스를 제공하고 있으며 wmv 기반의 VOD CMS는 끊김이 잦고, 스크린의 크기가 작을 뿐만 아니라 화질 또한 열악한 고질적인 문제점을 가지고 있다. 이러한 단점을 극복하기 위하여 H.264라는 영상 코덱과 스트리밍 엔진을 통해 고화질, 고음질, 스크린 크기 문제 해소, 버퍼링 시간의 최소화를 통해 문제점을 해결하는 기술이 개발되었으나, 콘텐츠의 체계적인 관리나 배포가 어렵다는 또 하나의 문제점이 있다. 금번 연구를 통해 이러한 문제점들을 해결하기 위하여 새로운 신기술인 H.264 코덱을 접목하고 wmv 시장에서 한계성을 가지고 있던 영상 VOD 콘텐츠 관리를 위한 시스템을 설계함으로써 국내 온라인 VOD 콘텐츠 통합관리기술을 확보하여 전 세계 H.264 고화질 영상 VOD 관리 시장의 중요한 입지를 선점하는 효과가 있을 것으로 기대된다.

• 대한전자공학회논문지SP
• /
• 제44권5호
• /
• pp.103-111
• /
• 2007

본 논문에서는 single-chip CMOS Image Sensor(CIS)용 고화질 image signal processor(ISP)에 최적화된 하드웨어 구조를 제안한다. Single-chip CIS는 CIS와 ISP가 하나의 칩으로 구현된 것으로, 다양한 휴대기기에 사용된다. 휴대기기의 특성상, single-chip CIS용 ISP는 고화질이면서도 저전력을 위해 하드웨어 복잡도를 최소화해야 한다. 영상의 품질 향상을 위해서 다양한 영상 처리 블록들이 ISP에 적용되지만, 그 중에 핵심이면서 하드웨어 복잡도가 가장 큰 블록은 컬러 영상을 만들기 위한 색 보간 블록과 영상을 선명하게 하기 위한 화질 개선 필터 블록이다. 이들 블록은 데이터 처리를 위한 로직 외에도 라인 메모리를 필요로 하기 때문에 ISP의 하드웨어 복잡도의 대부분을 차지한다. 기존 ISP에서는 색 보간과 화질 개선 필터를 독립적으로 수행하였기 때문에 많은 수의 라인 메모리가 필요하였다. 따라서 하드웨어 복잡도를 낮추기 위해서는 낮은 성능의 색보간 알고리즘을 적용하거나, 화질 개선 필터를 사용하지 않아야 했다. 본 논문에서는 화질 개선을 위해 경계 적응적이면서 채널간 상관관계를 고려하는 고화질 색 보간 알고리즘을 적용하였다. 또한 채널 간 상관관계를 고려하는 색 보간 알고리즘의 특성을 이용하여 색 보간 블록과 화질 개선 필터 블록이 라인 메모리를 공유하도록 설계함으로써, 전체 라인 메모리 수를 최소화하는 새로운 구조를 제안한다. 제안된 방법을 적용하면 화질 개선 필터 블록을 위한 추가적인 라인 메모리가 불필요하기 때문에, 고화질과 낮은 복잡도 모두를 만족시킬 수 있다. 제안 방식과 기존 방식의 MSE(Mean Square Error)는 0.37로, 메모리 공유로 인한 화질의 저하는 거의 없었고, 고화질 색 보간 알고리즘을 적용했기 때문에 전체적인 화질은 향상되었다. 제안된 ISP 구조는 Verilog HDL 및 FPGA를 이용하여 실시간으로 구현 검증되었다. 0.25um CMOS 표준 셀 라이브러리를 이용하여 합성하였을 때, 총 게이트 수는 37K개였으며 7.5개의 라인 메모리가 사용되었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2006년도 춘계학술발표대회
• /
• pp.893-896
• /
• 2006

최근의 통신망의 급격한 발전으로 디지털 콘텐츠 분야에서도 고화질/고용량으로 변모하고 있으며, 이러한 환경속에서 콘텐츠의 안전한 보호를 위한 고비도, 고속화 및 고신뢰도 암호 알고리즘의 설계가 요구되고 있다. 본 논문에서 제안된 Threshold clock-controlled LM은 클럭 조절형 암호 알고리즘의 클럭 최대 주기를 최소화시켜 키 수열의 발생 속도를 향상 시켰으며 128비트 키, 128 초기화 백터, 그리고 257 비트의 내부 상태를 가지며, 128-비트의 보안 레벨을 유지함으로써 안전성이 보장되어 고화질/고용량의 디지털 콘텐츠 보호에 적합함을 알 수 있다.